「量子ゲート」に関連した英語例文の一覧と使い方

制御量子ビット回路（１００）及び標的量子ビット回路（２００）の各々は、超伝導体で構成された量子箱電極（１０１，２０１）と、この量子箱電極とトンネルバリア（１０４，２０４）を挟んで結合された対向電極（１０２，２０２）と、量子箱電極とゲート容量（１０５，２０５）を介して結合したゲート電極（１０３，２０３）とから構成されている。例文帳に追加

Each of a control quantum circuit (100) and a target quantum bit circuit (200) comprises quantum box electrodes (101, 201) composed of a superconductor, counter electrodes (102, 202) coupled by sandwiching the quantum box electrodes and tunnel barriers (104, 204), and gate electrodes (103, 203) coupled via the quantum box electrodes and gate capacities (105, 205). - 特許庁

その後、ゲート電極１４７,ソース領域１４８およびドレイン領域１４９を形成して、チャネル領域１５０とゲート電極１４７との間の浮遊ゲート領域を量子細線１４５で構成した不揮発性メモリを形成する。例文帳に追加

Then, a nonvolatile memory, in which the floating gate region between a channel region 150 and a gate electrode 147 is constituted using the quantum thin line 145, is formed by forming the gate electrode 147, a source region 148, and a drain region 149. - 特許庁

界面量子化を考慮に入れてデバイス・シミュレーションを行う際、界面キャリア密度を計算するため、フェルミレベルとゲート電流を計算でき、MOSFETのゲート絶縁膜が薄くなっても、ゲート絶縁膜厚を精度よく計算できる。例文帳に追加

When a device simulation is carried out taking into consideration and interface quantization, as an interface carrier density is computed, the Fermi level and the gate current can be computed, and even if a thickness of a gate insulating film of a MOSFET is reduced, a thickness of the gate insulating film can be computed with good accuracy. - 特許庁

ＭＯＳ電界効果トランジスタ型量子ドット発光素子は、半導体基板と、該半導体基板上に形成されたゲートＳｉＯ_２層と、該ゲートＳｉＯ_２層上に形成されたドープＳｉ層、Ｇｅ層及びドープＳｉ層を順次積層してなる積層ゲート電極層と、を有する。例文帳に追加

The MOS field effect transistor type quantum dot light-emitting element comprises a semiconductor substrate, a gate SiO_2 layer formed on the semiconductor substrate, and a laminated gate electrode layer formed on the gate SiO_2 layer, in which a dope Si layer, Ge layer, and dope Si layer are laminated sequentially. - 特許庁

本発明に係る二つの量子点応用単一電子メモリは、チャネル１上の両端に各々浮遊ゲート５、６を形成した後、その上に絶縁層４を介在させて制御ゲート７を形成した構造を有する。例文帳に追加

After the single electron memory for the two-quantum point application forms each floating gate 5, 6 on both the ends of a channel 1, an insulation layer is interposed thereon to have a structure for forming a control gate 7. - 特許庁

浮遊ゲート１３の側壁には、消去時に浮遊ゲート１３の電子が量子力学的トンネリングにより絶縁膜に電界放出される過剰な消去を抑制するために、ＰｔＳｉ層１８ａ，１８ｂを形成している。例文帳に追加

The memory transistor further has PtSi layers 18a, 18b so as to suppress the excess erasure to field emit electrons of the gate 13 at the erasure time to the insulating film on the sidewall of the gate 13 in a quantum mechanical tunneling manner. - 特許庁

また、両第２ゲート電極１０６ａ、１０６ｂに印可する電圧差によって、その量子細線１０７の位置が制御される。例文帳に追加

The position of the quantum fine wire 107 is controlled by an applied voltage difference between the second electrodes 106a and 106b. - 特許庁

ゲート電極と単一電子ストレージエレメントとの間に量子点を備える単一電子メモリ素子及びその製造方法例文帳に追加

SINGLE ELECTRONIC MEMORY ELEMENT COMPRISING QUANTUM POINT BETWEEN GATE ELECTRODE AND SINGLE ELECTRONIC STORAGE ELEMENT, AND MANUFACTURING METHOD THEREOF - 特許庁

共振器モードと遷移双極子モーメントおよび均一幅の大きな遷移との強い結合を量子ゲートに利用する。例文帳に追加

To utilize strong coupling of a resonator mode with a transition of a great transition dipole moment and wide homogenous width for a quantum gate. - 特許庁

従って、ゲート電極３２の電位が高いときは、第二量子移動層に２６−１、２６−２に電流が流れるので、大電力化に優れている。例文帳に追加

When the potential of the gate electrode 32 is high, currents flow in the second quantum well layers 26-1, 26-2 and hence it is superior in making high power devices. - 特許庁

ソース16とドレイン17間のチャネルの途中部分であってゲート18の下に位置する部分を量子細線12により構成したチャネルとする。例文帳に追加

In a channel, a part located under a gate 18 that is the middle section of the channel between a source 16 and a drain 17 is composed of a quantum wire 12. - 特許庁

ゲート電圧が高い領域での反転層量子効果をより良く表現できるデバイスシミュレーション方法を提供する。例文帳に追加

To provide a device simulation method by which the quantum effect of an inverted layer in a high-grate voltage area can be expressed better. - 特許庁

｜Ｒ〉と｜Ｌ〉のエネルギー差のｎ分の１に相当する周波数以外の周波数でも、量子ビットのゲート操作ができるようにする。例文帳に追加

To enable the gate operation of the quantum bit of a quantum bit apparatus even at a frequency other than a frequency corresponding to one-nth of the difference between energy <I_R and energy <I_L. - 特許庁

ゲート電圧は電荷状態によって変化するため、二重量子ビットを個別に計測或いは読み出すことができる。例文帳に追加

Since the gate voltage varies depending on the state of the electrical discharge, the double quantum bits can be measured or read individually. - 特許庁

クロック信号を遅延する遅延線が複数のロジックゲートにより構成されているために発生する量子化誤差を無くす。例文帳に追加

To provide an analog synchronization circuit that can eliminate a quantization error that is produced because a delay line delaying a clock signal is configured by logic gates. - 特許庁

磁場勾配を用いた固体核磁気共鳴システムを用いる量子計算機において、キュビットを選択でき、任意の回転ゲート操作ができ、制御ＮＯＴゲートをスイッチングでき、また、複雑なデカップリング操作を必要としない多キュビット量子計算機を提供する。例文帳に追加

To provide a multiple-cubit type quantum computer that can select a cubit, can perform an arbitrary rotary gate operation, can switch a control NOT gate, and does not require any complex decoupling operation in a quantum computer using a solid nuclear magnetic resonance system using a magnetic field gradient. - 特許庁

次に、検索部１６２において、解析部１６１が抽出したクラスライブラリ指定情報と量子処理記述情報とに対応する量子ゲート情報をクラスライブラリから抽出する。例文帳に追加

Then a retrieval part 162 extracts the quantum gate information corresponding to the class library specification information and the quantum processing description information which are extracted by the analysis part 161 from the class library. - 特許庁

ゲート電極に電圧を印加しない状態で、半導体上層の量子井戸層の基底エネルギー準位が半導体下層の量子井戸層の基底エネルギー準位よりも高くなるように調整する。例文帳に追加

While the gate electrode is applied with no voltage, the base energy level of the quantum well layer of the semiconductor upper layer is adjusted to be higher than the base energy level of the quantum well layer of the semiconductor lower layer. - 特許庁

ＥＥＰＲＯＭあるいはフラッシュメモリの浮遊ゲートを２個の量子点で構成し、これらを多値メモリに応用した多重量子点応用単一電子多値メモリ及びその駆動方法を提供する。例文帳に追加

To provide a single electron multi-valued memory for multiple quantum point application applying them to the multi-valued memory by constituting EEPROM or the floating gate of a flash memory of two quantum points and its drive method. - 特許庁

光強度の強い古典チャネルが入射されたことを検出して、量子チャネルのゲートバイアスにマスクを掛け、過剰な雑音による性能劣化が生じない、良好な量子通信装置を得る。例文帳に追加

To obtain an excellent quantum communicator which detects a classical channel of a strong light intensity, masks a gate bias of a quantum channel, and does not cause a performance degradation due to an excessive noise. - 特許庁

上の層の量子ドット１１は隣接する量子ドットと非線形の電流−電圧特性を示すトンネル結合で、初期データ／バイアス電流３の入力を受け、下の層の量子ドット１２とは時定数を持ったゲート機能を持つ結合をしている。例文帳に追加

Quantum dots 11 on the upper layer have a tunnel coupling shape showing a nonlinear current-voltage characteristic with the adjoining quantum dots, and receive inputs of initial data/bias currents 3, and are coupled with the lower layer quantum dots 12 to have a gate function having a time constant. - 特許庁

そして、量子ドット６１ａ〜６１ｃ中に元来的に存在する電子は、パッド１２，１３からゲート電極９に印加される電圧に応じて、トンネル接合を介して量子ドット６１ａ〜６１ｃと量子ドット５１ａ〜５１ｃとの間を移動し、量子ドット５１ａ〜５１ｃおよび／または量子ドット６１ａ〜６１ｃ中に分布する。例文帳に追加

And, electrons existing primarily in the quantum dots 61a to 61c move between the quantum dots 61a to 61c and the quantum dots 51a to 51c through a tunnel junction in response to a voltage applied from pads 12, 13 to a gate electrode 9, and distribute in the quantum dots 51a to 51c and/or the quantum dots 61a to 61c. - 特許庁

側面にゲート絶縁膜１２を有する複数のシリコンナノワイヤー１１を互いに平行にかつ互いに分離して配置し、これらのシリコンナノワイヤー１１の周囲にそれらを埋め込むようにゲート電極１３を設けることにより柱状構造の集積型量子細線トランジスタを得る。例文帳に追加

A plurality of silicon nanowires 11 having a gate insulating film 12 on a side are separated in parallel one another for arrangement, and a gate electrode 13 is provided so that the plurality of silicon nano wires 11 can be buried around the silicon nanowires 11, thus obtaining the integrated quantum thin-line transistor having a columnar structure. - 特許庁

ゲート電極１０３の電圧によって生じた反転層１１０が、第２ゲート電極１０６ａ、１０６ｂの負電圧によって形成される空乏層１０８ａ、１０８ｂの拡大により収縮し、反転層が量子細線１０７となる。例文帳に追加

An inversion layer 110 induced by a voltage applied to the gate electrode 103 is contracted due to the expansion of the depletion layers 108a and 108b produced by a negative voltage applied to the second gate electrodes 106a and 106b, and the inversion layer 110 is turned into a quantum fine wire 107. - 特許庁

ソース電極３４の電位を基準としてゲート電極３２の電位が負であるとき、又は、前記ソース電極３４の電位を基準とした前記ゲート電極３２の電位が正であって前記所定の正の電圧値より小さいとき、第一量子井戸層１６−１，１６−２内のチャネル領域が形成される。例文帳に追加

When the potential of a gate electrode 32 is negative to the potential of a source electrode 34 or positive to the potential of a source electrode 34 but less than a specified positive voltage value, channel regions are formed in first quantum well layers 16-1, 16-2. - 特許庁

また、ソース電極３４の電位を基準とした前記ゲート電極３２の電位が前記所定の正の電圧値を超えるとき、第一量子井戸層１６−１、１６ー２内及び第二量子井戸層２６−１、２６ー２内にチャネル領域が形成される。例文帳に追加

When the potential of the gate electrode 32 relative to the source electrode 34 exceeds the specified positive voltage value, channel regions are formed in the first quantum well layers 16-1, 16-2 and second quantum well layers 26-1, 26-2. - 特許庁

基板１の上にチャネル層１１，スペーサ層１２，第１の障壁層１３，量子ドット１４ｂ，第２の障壁層１５，量子ドット１６ｂおよび第３の障壁層１７を順次積層し、その上にゲート電極４を形成する。例文帳に追加

A channel layer 11, a spacer layer 12, a first barrier layer 13, a quantum dot 14b, a second barrier layer 15, a quantum dot 16b, and a third barrier layer 17 are successively laminated on a substrate 1, and a gate electrode 4 is provided thereon. - 特許庁

光格子に捕捉された中性原子３に対してレーザー光４ａ，４ｂを照射し、中性原子３と光との相互作用のみを用いて量子ビットのゲート操作を行う。例文帳に追加

The neutral atoms 3 captured in the optical lattice are irradiated with laser beams 4a, 4b and the gating operation of the quantum bit is conducted by using only the interaction between the neutral atoms 3 and the laser beam. - 特許庁

例文

量子コンピュータは、第１の単一電子計と第２の単一電子計ならびに制御ゲート間に取り付けられた、２個一組のキュービットを有している。例文帳に追加

The quantum computer has a 1st single electronic meter, a 2nd single electronic meter, and a couple of cubits fitted between control gates. - 特許庁

1 2 次へ＞

意味

例文 (66件)

索引トップ用語の索引


特許庁	Copyright © Japan Patent office. All Rights Reserved.

「量子ゲート」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

量子ゲートの部分一致の例文一覧と使い方

英語翻訳

「量子ゲート」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

情報源を選択

量子ゲートの部分一致の例文一覧と使い方

英語翻訳