「電圧制御発振器」に関連した英語例文の一覧と使い方(27ページ目) - Weblio英語例文検索

タイマー回路の計測時間を一定値に設定する場合は、電圧制御発振器の発振周波数帯域の全域に亘ってＰＬＬのロックアップタイムを最適化できず、発振周波数ごとに計測時間を変える場合は、タイマー回路の回路規模が増大したり、マイコンソフトに負担がかかったりする。例文帳に追加

To solve problems in which the lockup time of a PLL can not be optimized over the entire oscillation frequency band of a voltage-controlled oscillator when a measured time of a timer circuit is set to a fixed value and the timer circuit becomes large in circuit scale and microcomputer software is loaded when the measured time is varied by oscillation frequencies. - 特許庁

電圧制御発振器の電流源で発生する偶数次高調波に起因する雑音を低減するために、電流源と並列にコンデンサを挿入した場合、周波数が高くなるとボンディングワイヤの寄生インダクタンス成分の影響によって高周波接地の効力が弱くなり、偶数次高調波の抑圧効果が得られなくなる。例文帳に追加

To realize a voltage-controlled oscillator which has an excellent noise characteristic even when the oscillation frequency of the voltage-controlled oscillator is high. - 特許庁

位相ロックループ利得パラメータ、特に電圧制御発振器１３４の利得およびチャージポンプ電流に変化があると、位相周波数検出器１２２の出力に著しい影響が出て、スペクトル拡散プロファイルに沿って周波数が変化するときにＵＰおよびＤＯＷＮ信号１２４、１２６の幅が変動する。例文帳に追加

Changes in the PLL gain parameters, especially voltage controlled oscillator 134 gain and charge pump current, have a significant effect on the PFD 122 outputs, such that the width of the UP and DOWN signals 124, 126 vary as the frequency changes along the spread spectrum profile. - 特許庁

電圧制御型ＳＡＷ発振器４を構成するＳＡＷ共振子１５の出力部にＬＣ共振回路からなるタンク回路１６を設け、このタンク回路素子の温度特性を利用してＳＡＷ共振子１５の共振信号の位相変化をキャンセルすることにより、ＳＡＷ共振子１５の周波数偏差−温度特性を補正する。例文帳に追加

By providing a tank circuit 16 composed of an LC resonance circuit on the output part of a SAW resonator 15 constituting a voltage controlled SAW oscillator 4 and canceling the phase change of the resonance signals of the SAW resonator 15 by utilizing the temperature characteristics of the tank circuit element, the frequency deviation / temperature characteristics of the SAW resonator 15 are corrected. - 特許庁

このＶＣＯ４４は、ループフィルタ１３の出力電圧を電流に変換するＶ−Ｉ変換器４５と、このＶ−Ｉ変換器４５の出力電流を制限する電流制限回路４６と、この電流制限回路４６からの出力電流により発振周波数が決定されるＩＣＯ（電流制御発振器）４７とからなる。例文帳に追加

This VCO 44 consists of a V-I converter 45 for converting an output voltage of a loop filter 13 into a current, a current limiting circuit 46 for limiting an output current of the V-I converter 45, and an ICO (current controlled oscillator) 47 whose oscillation frequency is determined by an output current from the circuit 46. - 特許庁

ＰＩＤ制御器１０６からの基準ノコギリ波１２０と同様の波形を有する訂正信号は、アナログスイッチ１０において水晶発振器１２の高周波信号でチョッピングされ、次いでその高周波信号の周波数帯を通すバンドパスフィルタ１４に通されることにより、基準ノコギリ波波形の包絡線を有する振幅変調された高周波電圧が実質的に生成される。例文帳に追加

A correction signal having the same waveform as a reference sawtooth waveform 120 from a PID controller 106 is chopped by a high frequency signal of a crystal oscillator 12 in an analog switch 10 and then is passed through a band-pass filter 14 passing a frequency band of the high frequency signal to generate amplified and modulated high frequency voltage having an envelope having the reference saw tooth waveform substantially. - 特許庁

速度検出器６で電圧制御発振器５からの入力により情報信号の読み取り速度を検出し、その速度に応じたゲインをゲイン指令器７で指定してチャージポンプ４の出力電流を切り替えることによって、自動的にクロック抽出回路のループゲインが所望の動作点になるよう構成する。例文帳に追加

A speed detector 6 detects the reading speed of the information signal by an input from a voltage control oscillator 5 and gain corresponding to the speed is designated by a gain command unit 7 to change-over the output current of a charge pump 4 so that the loop gain of the clock extracting circuit is made to be the desired operation point. - 特許庁

補正部２０は、送信部１０ｂに供給されるリファレンス信号の位相を補正することで、電圧制御発振器１３ａ、１３ｂの出力信号の間の位相差と変調部１１ａ、１１ｂの特性が温度によって変化することにより発生する送信波１８ａ、１８ｂの間の位相差とをそれぞれ補正する。例文帳に追加

The correction unit 20 corrects the phase of the reference signal supplied to the transmission unit 10b to respectively correct the phase difference between output signals of voltage-controlled oscillators 13a and 13b and the phase difference between the transmission waves 18a and 18b generated as characteristics of the modulation units 11a and 11b vary. - 特許庁

サブＰＬＬループの電圧制御発振器の中心周波数を、その周波数可変範囲がメインＰＬＬループの周波数可変範囲とその一部で重なるように設定し、サブＰＬＬループがロック状態であることをロック検出回路５７で検出したとき、メイン及びサブＰＬＬループとして動作するループを切り替える。例文帳に追加

A center frequency of the voltage control oscillator of the sub-PLL loop is set so that its frequency variable range and the frequency variable range of the main PLL loop may be overlapped in a part, and when a lock detection circuit 57 detects that the sub-PLL loop is in a lock state, the loops operating as a main PLL loop and a sub-PLL loop are switched. - 特許庁

電圧制御発振器１００は、バイポーラトランジスタからなる能動素子１０４、チップ形態での実装が可能なマルチモード結合共振器１２０、遅波結合共振器１２４、進行波結合共振器１２８、ノイズフィルタリング回路網１０８、ノイズ除去回路網１１２、ノイズフィードバック・ＤＣバイアス回路１１６及び位相補償回路網１３２等により構成されている。例文帳に追加

A voltage controlled oscillator 100 includes an active element 104 comprised of a bipolar transistor, a multi-mode coupled resonator 120 which can be mounted in chip form, a slow-wave coupled resonator 124, a progressive-wave coupled resonator 128, noise filtering circuit network 108, noise elimination circuit network 112, noise feedback DC bias circuit 116, phase compensation circuit network 132 and the like. - 特許庁

電圧制御発振器において発振用トランジスタ１のコレクタ端子３の半田付けランド５ａとバッファアンプ用トランジスタ２のエミッタ端子４の半田付けランド５ｂが平行かつ最寄りに配置することで、両半田付けランドとの間に発生する寄生素子成分を格段に低減させることができる。例文帳に追加

In this voltage controlled oscillator, parasitic element components that occur between both soldered lands can be reduced remarkably by arranging the soldered land 5a of the collector terminal 3 of a transistor 1 of oscillation and the soldered land 5b of the emitter terminal 4 of a transistor 2 for a buffer amplifier parallelly and also at the nearest positions. - 特許庁

この構成によると、前記基準発振源がなくても複合同期信号の垂直ブランキング期間の等価パルスおよび切り込みパルスまたはノイズによる位相比較器の異常動作を回避することができ、電圧制御発振器の発振周波数が大きく変動することのないフェーズ・ロックド・ループが得られる。例文帳に追加

It is possible with this configuration to avoid abnormal operation of the phase comparator, caused by the equivalent pulse and serrated pulse or noise in a vertical blanking period of the composite synchronization signal, even without a reference oscillation source; and a phase locked loop will be ensured, where an oscillation frequency of the voltage controlled oscillator is prevented from varying by large amounts. - 特許庁

電波干渉型発着信抑止方式は温度変化による電圧制御発振器の周波数変動、掃引信号のレベル変動による掃引幅変動があり、無線周波数帯全域の正確な掃引が困難で、抑止効果が無い周波数部分にも電波エネルギーが分散され効率が悪い。例文帳に追加

To solve problems occurring in a radio wave interference type call originating/incoming suppressing system such as the frequency fluctuation of a voltage controlled oscillator(VCO) caused by a temperature change, sweeping width fluctuation caused by the level fluctuation of a sweep signal, difficulty in exact sweeping of all radio frequency bands and low efficiency caused by the dispersion of radio wave energy even in a frequency part with no suppressing effect. - 特許庁

第１、第２遅延セルは、第１、第２差動電圧制御発振器６１５、６３５と、これにそれぞれ接続された第１及び第２カップリングトランジスタと前記第１、第２及び第３、第４カップリングトランジスタにそれぞれ並列に接続されて接地された第１、第２カップリングキャパシタが備えられて、前記出力される位相信号をカップリングさせる第１、第２カップリング部６２０、６４０とを備える。例文帳に追加

The first and the second delay cells comprise: first and second differential VCOs 615, 635; and first and second coupling sections 620, 640 comprising first and second coupling transistors connected to the first and the second differential VCOs, respectively, and first and second coupling capacitors connected in parallel to first, second, third and fourth coupling transistors, respectively, for coupling the phase signals to be output. - 特許庁

複数の基準信号を発生する発生手段２と、電圧制御発振器ＶＣＯの出力信号を分周し、各帰還信号を出力する複数の可変分周器４，７と、各帰還信号と各基準信号を位相比較する位相比較器１０とを備え、Ｎ／ｎ（Ｎ＞ｎで、Ｎとｎは整数）の余り部を補正する分散回路８を設ける。例文帳に追加

The PLL circuit is provided with a generating means 2 that generates reference signals, variable frequency dividers 4, 7 that frequency-divide an output signal of a voltage controlled oscillator VCO and output each feedback signal, a phase comparator 10 that compares a phase of each feedback signal with a phase of each reference signal and a variance circuit 8 that corrects a residue of N/n (N>n and N and n are integers). - 特許庁

周波数調整範囲が広い１個の電圧発振器を用いるのではなく、それぞれ周波数調整範囲が比較的狭く、かつ、互いに異なる３個のＶＣＸＯ１２〜１４を備え、その内で入力ＰＣＲの周波数帯に応じて、クロック切替部１５と制御部１６とからなる選択手段により、周波数調整範囲が最適なものを適応的に選択する。例文帳に追加

One voltage oscillator with a wide frequency adjustment range is not used but three VCXO 12-14 each of which has a relatively narrow frequency adjustment range and which are different from one another, are included and in accordance with a frequency band of input PCR, one of the VCXOs with an optimal frequency adjustment range is adaptively selected by a selection means constituted of a clock switching unit 15 and a control unit 16. - 特許庁

第１の制御入力端子３３に高レベル電圧を印加すると、ＰチャネルＭＯＳ９、ＮチャネルＭＯＳ１０、ＮチャネルＭＯＳ１１が導通するため、ＲＣフィルタ２の時定数が小となるとともに、出力バッファ１５、１６の自励発振を含めて水晶発振器５は発振停止の状態となる。例文帳に追加

When a high-level voltage is applied to a first control input terminal 33, a P-channel MOS 9 and N-channels MOS 10 and MOS 11 become conducting, hence the time constant of the RC filter 2 becomes small; and at the same time, oscillation in the crystal oscillator 5 is stopped, including self-excited vibration in output buffers 15 and 16. - 特許庁

そして、この補正アドレスを周波数補正データ記憶部１９３ｂに与えて、上記補正した正しい温度値に対応する周波数補正データを読み出し、この周波数補正データをＤ／Ａ変換器１９４Ａでアナログ制御電圧に変換して基準発振器１７の可変容量素子１７２に供給し、これにより基準発振周波数を温度補正するようにしたものである。例文帳に追加

Then the correction address is given to a frequency correction data storage section 193b, from which frequency correction data corresponding to the correctly corrected temperature are read, a D/A converter 194A converts the frequency correction data into an analog control voltage, which is fed to a varactor element of a reference oscillator 17 to correct a temperature of the reference oscillated frequency. - 特許庁

水晶振動子Ｙ１と水晶発振回路１１とから構成されるＰＸＯ、または圧電発振回路と周波数電圧制御回路１２とから構成されるＶＣＸＯに使用可能な発振器用基板であって、ＶＣＸＯを構成する抵抗部品のうち、短絡部品に交換することによりＶＣＸＯをＰＸＯに変更できる抵抗Ｒ２以外を印刷抵抗により形成した。例文帳に追加

The board for the oscillator is usable for the PXO comprising a crystal resonator Y1 and a crystal oscillation circuit 11 or for a VCXO comprising a piezoelectric oscillation circuit and a frequency voltage control circuit 12, and resistive components of the VCXO employ the printed resistors except a resistor R2 which is replaced with a short-circuit component to change the VCXO into the PXO. - 特許庁

本発明の回転検出装置は、ターゲット１との対向距離に反応するインダクタンス（又はキャパシタンスも可）を含む回路の共振周波数に基づく周波数の第１信号を発生する第１信号発生器９、及び、基準となる周波数の第２信号を発生する第２信号発生器１０を具備し、第１信号発生器９には電圧制御発振器２が含まれている。例文帳に追加

The first signal generator 9 includes a voltage controlled oscillator 2. - 特許庁

バーンインテスト時のように低周波数の基準クロック信号３を入力した場合にも、電圧制御発振器などのアナログ回路の特性を低周波数用に切り替えることなく、通常時使用する周波数範囲で各構成回路を動作させストレスをかけることで、ＰＬＬ回路の評価を可能にする半導体集積回路を提供する。例文帳に追加

To provide a semiconductor integrated circuit which evaluates a PLL circuit, by applying stress to each operated component circuit in the frequency range used usually without changing the characteristics of analog circuits such as voltage controlled oscillator into low frequency, even when a reference clock signal 3 of low frequency is inputted as in the case of a burn-in test. - 特許庁

電圧制御発振器、位相比較器、低域フィルタ、可変分周手段、を備えたＰＬＬ周波数シンセサイザ回路において、基準周波数信号に含まれる不要交流信号成分と振幅が同一で位相が逆相のレプリカ信号を生成し、該レプリカ信号によって前記不要交流信号成分を相殺除去するように構成する。例文帳に追加

In the PLL frequency synthesizer circuit, a replica signal is generated which has the same amplitude as that of and the reverse phase of that of an unwanted alternating current signal component contained in a reference frequency signal, so that the unwanted alternating current signal component is canceled and is eliminated by the replica signal. - 特許庁

位相選択回路６は、電圧制御発振器４からの出力クロック信号ｖｃｏ＿ｃｋのクロックの１周期を等分した位相のうちのいずれかを選択し、選択された位相に立ち上がりエッジを有する移相クロック信号ｐｉ＿ｏｕｔを生成し、これを帰還信号として位相周波数比較器１に送る。例文帳に追加

The phase selection circuit 6 selects any one of equally divided phases of one clock period of an output clock signal vco_ck from the voltage-controlled oscillator 4, generates a phase shift clock signal pi_out having a leading edge in the selected phase, and feeds it as a feedback signal to the phase frequency comparator 1. - 特許庁

基準電位配線１０３との間に生じる寄生容量が、回路素子１０１中の可変容量素子に対して並列に付加される該当信号配線１００の垂直下が、少なくとも中空となった部分中空層１０４を電圧制御圧電発振器が構成されている多層基板１０２中に設ける。例文帳に追加

Parasitic capacitance formed between the reference level wiring 103 and a corresponding signal wiring 100 is added to variable capacitive elements of circuit elements 101 in parallel and a partial hollow layer 104 at least vertically below the corresponding signal wiring 100 is placed in a multi- layered board 102 in which the voltage controlled piezoelectric oscillator is configured. - 特許庁

本発明のＰＬＬ回路およびそれを用いた角速度センサは、ＡＤ変換器２１が電圧制御発振器２６の出力するタイミング信号により動作し、かつＤＡ変換器２４が分周器２７の出力するタイミング信号でのＡＤ変換器２１の出力する値に応じたアナログ信号を出力する構成としたものである。例文帳に追加

The PLL circuit and the angular speed sensor using the same are constituted so that an AD converter 21 operates by a timing signal output from a voltage controlled oscillator 26, and a DA converter 24 outputs an analog signal, in response to the output value of the AD converter 21 on the timing signal output from a frequency divider 27. - 特許庁

デジタルデータ発生器の出力を電圧制御発振器に入力することにより、所望の波形信号を出力するように構成された任意波形信号発生装置において、デジタルデータ発生器の出力データの各ビットに補正値を分割して加算する補正手段を設け、位相が連続した同じ波形パターンを繰り返す周波数変調信号を出力することを特徴とするもの。例文帳に追加

The optional waveform signal generator that is configured to output a desired waveform signal by giving an output of a digital data generator to a voltage controlled oscillator, is provided with a correction means that adds a divided correction value to each bit of the output data from the digital data generator and outputs a frequency modulation signal that repeats the same waveform pattern with consecutive phases. - 特許庁

位相が異なる複数の基準信号を発生する発生手段４と、電圧制御発振器９の出力信号を分周し、複数の帰還信号を出力する単数又は複数の可変分周器７，８と、複数の基準信号と複数の帰還信号を位相比較する位相比較器６とを備え、位相比較器６を単数にすべく、構成する。例文帳に追加

This device is provided with a generating means 4 for generating the plural reference signals of different phases, single or plural variable frequency dividers for dividing the frequency of an output signal from a voltage controlled oscillator 9 and outputting plural feedback signals and a phase comparator 6 for comparing the phases of the plural reference signals with those of the plural feedback signals, and is constituted so that comparison is performed by a single phase comparator 6. - 特許庁

周波数粗調整回路は、チャージポンプから出力されるコントロール電圧と基準電圧とを比較して、その比較結果となるアップ信号およびダウン信号を出力する比較器と、この比較器から出力されるアップ信号およびダウン信号に応じてアップカウントまたはダウンカウントされ、電圧制御発振器の発振周波数を粗調整するためのカウント値を出力するカウンタとを備えている。例文帳に追加

The frequency coarse adjusting circuit includes a comparator which compares a control voltage outputted from a charge pump with a reference voltage and outputs an up signal or down signal as a comparison result and a counter which counts up or down according to the up signal or down signal outputted from the comparator and outputs a count value for roughly adjusting the oscillation frequency of the voltage-controlled oscillator. - 特許庁

管電流検出回路５０により、トランス４４，４５の２次側４４ｂ，４５ｂに流れる各第１の電流が同各２次側４４ｂ，４５ｂの低圧側から検出されると共に共振コンデンサ４６，４７に流れる各第２の電流が検出され、各他励式インバータ毎に第１の電流と第２の電流との差分がそれぞれ求められ、同各差分に基づいて冷陰極管４８の管電流が求められ、同管電流が所定値になるように駆動パルス電圧ｅ１，ｅ２の周波数が電圧制御発振器４１により変更されて設定されるので、同冷陰極管４８の輝度が一定に保たれる。例文帳に追加

This cold-cathode tube lighting device has a tube current detector circuit 50 detecting a first current each which flows through secondary sides of transformers 44, 45 from lower-voltage sides of secondary sides 44b and 45b and also each of second currents which flow through resonant capacitors 46 and 47. - 特許庁

また当該複数のチャージポンプが生成するチャージ電流を加算して出力するチャージポンプ等化器と，ループフィルタと電圧制御発振器の理想特性を持ち，位相差信号の位相差を有する位相差デジタル値を入力して理想特性に基づいてレプリカ出力を生成するレプリカ回路１０と，レプリカ出力と理想出力との誤差信号と前記位相差信号との相関値を平滑化してチャージポンプ係数を生成し，複数のチャージポンプそれぞれに負帰還する係数生成回路２０−１とを有し、複数のチャージポンプはチャージポンプ係数に応じた電流値を持つチャージ電流をそれぞれ生成する。例文帳に追加

The respective charge pumps generate the charge currents having current values corresponding to the charge pump factors. - 特許庁

この回路レイアウトは、入力されるデジタルデータ（ｎＤ）を制御可能な方法で変換器出力電圧（Ｖｏｕｔ）ヘ変換し、１つだけの基準電圧（Ｖｒｅｆ）、基準電流としての１つだけの調節可能電流（Ｉｒｅｆ）、及び１つだけの調節可能インピーダンス値（Ｃｒｅｆ）を有するように構成され、デジタル／アナログ変換器（ＤＡＣ）の制御される発振器（ＶＣＯ）は、調節可能インピーダンス値（Ｃｒｅｆ）と調節可能電流（Ｉｒｅｆ）との間の商によって基準電圧（Ｖｒｅｆ）を増倍し、増倍結果をデジタル／アナログ変換器（ＤＡＣ）のパルス幅変調モジュール（ＰＷＭ）へ印加する回路コンポーネントを有するように構成される。例文帳に追加

A voltage-controlled oscillator (VCO) of the digital/analog converter (DAC) is configured with circuit components for multiplying the reference voltage (Vref) by a quotient, formed in between the adjustable impedance value (Cref) and the adjustable current (Iref) and for applying the multiplication result to a pulse width modulation module (PWM) of the digital/analog converter (DAC). - 特許庁