「1 chip microcomputer」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

In addition, a specified low power consumption operation mode to be selected and adopted by the one chip microcomputer 1 is written in an operation mode fixation register C of the one chip microcomputer 1 from an external changeover switch 2.例文帳に追加

また、この１チップマイクロコンピュータにて選択採用される特定の低消費電力動作モードが外部の切り替えスイッチ２からこの１チップマイクロコンピュータの動作モード固定レジスタＣに書き込まれる。 - 特許庁

A chip select control signal for outputting a chip select signal only to a chip select signal output terminal Cout4 is outputted from a microcomputer 1 to an external address decoder 51.例文帳に追加

チップセレクト信号出力端子Ｃout ４にのみチップセレクト信号が出力されるようなチップセレクト制御信号を、マイクロコンピュータ１から外部アドレスデコーダ５１に出力する。 - 特許庁

A calibration chip 2 is connected through a terminal 22 to a main chip 1 of a microcomputer to be installed in an ECU in the ECU development stage.例文帳に追加

ＥＣＵに搭載されるマイコンの本体チップ１には、ＥＣＵの開発段階において、キャリブレーション用チップ２が端子２２を介して接続される。 - 特許庁

The main chip 1 is used to prevent an access from the connection terminal 22 to the internal memory, in a mass-produced microcomputer having no connection of the chip 2.例文帳に追加

この本体チップ１によれば、チップ２が接続されない量産用マイコンの形態の場合に、接続端子２２から内部のメモリにアクセスされるのを阻止できる。 - 特許庁

This single chip microcomputer is provided with a first step- down circuit 1 and a second step-down circuit 2 for supplying a power to a CPU 10.例文帳に追加

ＣＰＵ１０に電圧を供給する第１の降圧回路１及び第２の降圧回路２が設けられている。 - 特許庁

The writing of the programs to the ROMs 121 that are mask ROMS is performed at the time of manufacturing the chip of the microcomputer 1.例文帳に追加

マスクＲＯＭであるＲＯＭ１２１へのプログラムの書き込みは、マイクロコンピュータ１のチップの製造時に行われる。 - 特許庁

A frame control substrate 31 is constituted of mainly a 1-chip microcomputer 90 with a built-in ROM and RAM and an input/output I/O 91 and a battery 92 for supplying power for emergency to the RAM of the 1-chip microcomputer 90 or the like in addition.例文帳に追加

枠制御基盤３１は、ＲＯＭ及びＲＡＭを内蔵した１チップマイコン９０及び入出力Ｉ／Ｏ９１を中心に、この他１チップマイコン９０のＲＡＭに非常用の電源を供給するバッテリ９２等から構成されている。 - 特許庁

The one-chip microcomputer 1 and an A/D converter 2 execute serial communication between respective serial communication terminals 10, 20 similarly to a conventional method.例文帳に追加

１チップマイクロコンピュータ１とＡ／Ｄコンバータ２とは従来同様、各々のシリアル通信端子１０、２０間でシリアル通信する。 - 特許庁

At powering, a game device 1 outputs chip external information related to the propriety of a one-chip microcomputer 110m to an information management device 200 three times.例文帳に追加

遊技装置１は、電源投入時には、情報管理装置２００に対して、ワンチップマイコン１１０ｍの正当性に関するチップ用外部情報を３回出力する。 - 特許庁

At the development of a vehicle and the ECU, a calibration chip 2 is connected to a bus 11 of a main chip 1 in a microcomputer for use in the ECU, via a connection terminal 22.例文帳に追加

ＥＣＵに用いられるマイコンの本体チップ１のバス１１には、車両及びＥＣＵの開発時において、キャリブレーション用チップ２が接続端子２２を介して接続される。 - 特許庁

Structure of a microcomputer with the plurality of cores including a plurality of cores 1, 2, 3 and a shared memory 10 is integrated on the same semiconductor integrated circuit chip.例文帳に追加

同一の半導体集積回路チップ上に、複数のコア１，２，３と共有メモリ１０とを含む複数コア付マイクロコンピュータ装置の構成が集積される。 - 特許庁

In each microcomputer chip 1, a P-channel transistor 24 is connected on a Vcc lead-in wire 112 in a power supply circuit 63 for supplying an internal Vcc.例文帳に追加

各マイコンチップ１では、内部Ｖｃｃを供給する電源回路６３において、Ｖｃｃ引込み線１１２上にＰチャネルトランジスタ２４が結合される。 - 特許庁

In this camera controller 1; a microcomputer 2, a measuring circuit for a camera 3 and a characteristic change circuit 4 are formed on the same semiconductor chip.例文帳に追加

このカメラコントローラ１に於いては、マイクロコンピュータ２と、カメラ用測定回路３と、特性変更回路４とが、同一半導体チップ上に形成されている。 - 特許庁

A single chip microcomputer 1 is provided with a main CPU 2, program storage nonvolatile memories 5 and 6, a data storage nonvolatile memory 9 and a nonvolatile control unit 8.例文帳に追加

シングルチップマイクロコンピュータ１は、メインＣＰＵ２、プログラム格納不揮発性メモリ５、６、データ格納不揮発性メモリ９、不揮発制御ユニット８を有する。 - 特許庁

The microcomputer 1 has multi-chip configuration in which a chip 2 which is operated by supply of power during the period of time that a sleep mode is set, and a chip 3 which stops operation by interruption of power are manufactured by different manufacturing processes, and the chip 2 is manufactured by a manufacturing process allowing the amount of leak current to be reduced more than the chip 3.例文帳に追加

マイコン１を、スリープモードが設定されている期間に電源が供給されて動作するチップ２と、電源が遮断されて動作を停止するチップ３とを、夫々異なる製造プロセスによりチップ化してマルチチップ構成とし、チップ２は、チップ３よりもリーク電流量を低減可能な製造プロセスで作成する。 - 特許庁

A game device 1 outputs chip external information related to the propriety of a one-chip microcomputer 110m to an information management device 200 substantially periodically (3 to 4 min) while maintaining a random property.例文帳に追加

遊技装置１は、情報管理装置２００に対して、ワンチップマイコン１１０ｍの正当性に関するチップ用外部情報を、ランダム性を維持しながらも、ある程度定期的（３〜４分）に出力する。 - 特許庁

When chip external information is newly input from the game device 1, the information management device 200 newly generates a first inherent number from the chip external information, compares it with the first inherent number which has already been stored, and determines the illicitness of a one-chip microcomputer 110m.例文帳に追加

情報管理装置２００は、遊技装置１から新たにチップ用外部情報を入力すると、チップ用外部情報から新たに第１固有番号を生成し、既に記憶した第１固有番号と比較して、ワンチップマイコン１１０ｍの不正の判定を行う。 - 特許庁

The open/close doors 41 to 61 are opened/closed by 1 chip microcomputer, and power is supplied to the heating areas 31, 32 according to the mode and stored-program controlled.例文帳に追加

開閉ドア４１，５１，６１の開閉は、例えば１チップマイクロコンピュータを用い、モードに応じて加熱エリア３１，３２への電力供給とともにストアードプログラム制御される。 - 特許庁

The EEPROM 13 is an electrically data writable and erasable nonvolatile memory, and on the test stage of the one-chip microcomputer 1, the tested result is written.例文帳に追加

ＥＥＰＲＯＭ１３は、電気的にデータの書き込み及び消去が可能な不揮発性のメモリであり、１チップ・マイクロコンピュータ１のテスト段階において、そのテスト結果が書き込まれる。 - 特許庁

The CPU every chip 1 and peripheral ever chip 19 are interfaced by fast serial data communication to obtain the microcomputer which can have interface signal terminals decreased, reduces the oppression to in-circuit emulator dedicated signal terminals of this chip specifications, and is increased in the number of freely usable terminals.例文帳に追加

ＣＰＵエバチップ１と周辺エバチップ１９の両者のインタフェースを高速シリアルデータ通信にて行うことにより、インタフェース信号端子を削減でき、本チップ仕様におけるインサーキットエミュレータ専用信号端子への圧迫を軽減し、自由に使用する端子数を増加したマイクロコンピュータが得られる。 - 特許庁

In a microcomputer chip 1 to be used for an ECU, a calibration chip 2 is connected through a connection terminal 22 to an internal bus 11 in development of a vehicle and an ECU, while the chip 2 is not connected to the bus 11 in mass production of the vehicle and the ECU.例文帳に追加

ＥＣＵに用いられるマイコンの本体チップ１は、車両及びＥＣＵの開発時においては、内部のバス１１にキャリブレーション用チップ２が接続端子２２を介して接続されるが、車両及びＥＣＵの量産時には、上記チップ２が接続されずに使用される。 - 特許庁

This is a single-chip type microcomputer 10 and its main part is equipped with the EEP-ROM 4 where user programs and data needed to be stored are both written at an arbitrary rate together with a CPU 1.例文帳に追加

シングルチップ型マイクロ・コンピュータ１０であって、その主要部はＣＰＵ１とともに、ユーザ・プログラムと要保存データの両方が任意の割合で書き込まれるＥＥＰ−ＲＯＭ４を備える。 - 特許庁

This input consists of a cable switch 2 arranged in the middle of cables 13 for connecting a personal computer main body and a PS/2 key board and a 1-chip microcomputer 3 connected to a eight bits cable switch.例文帳に追加

パソコン本体およびＰＳ／２キーボードを接続するケーブル１３の途中に配置されたケーブル切換スイッチ２と、ケーブル切換スイッチに接続された８ビットの１チップマイコン３からなる。 - 特許庁

On a one-chip microcomputer 1 applied to a semiconductor integrated circuit loads a CPU 11, ROM 12, electric erasable programmable read only memory(EEPROM) 13, RAM 14 and peripheral function 15.例文帳に追加

本発明の半導体集積回路として適用される１チップ・マイクロコンピュータ１には、ＣＰＵ１１、ＲＯＭ１２、ＥＥＰＲＯＭ１３、ＲＡＭ１４及び周辺機能１５が搭載されている。 - 特許庁

When the testing of the one-chip microcomputer 1 is completed, the tested result which was written in the EEPROM 13 is erased, and a control program to be executed by the CPU 11 is written there.例文帳に追加

１チップ・マイクロコンピュータ１のテストがすべて終了すると、ＥＥＰＲＯＭ１３に書き込まれていたテスト結果が消去され、そこにＣＰＵ１１が実行する制御プログラムが書き込まれる。 - 特許庁

A rectangular frame part 3 is adhered to the upper surface of the base plate 1, and a second circuit board 30 mounting a microcomputer chip 31 is erected and fixed at the rectangular frame part 3.例文帳に追加

ベースプレート１の上面に四角枠部３が接着され、四角枠部３において、マイコンチップ３１が実装された第２の回路基板３０が立設した状態で固定されている。 - 特許庁

This clock is equipped with a control part 1 using one-chip microcomputer, an internal power source 2, a setting part 3 for setting a time corresponding to a REM period, and an output part 4 for generating a desired sound and light.例文帳に追加

１チップマイクロコンピュータを用いた制御部１と、内部電源２と、レム周期に応じた時間を設定する設定部３と、所望の音と光を発生する出力部４を備える。 - 特許庁

To surely hold data at no operation by a smaller circuit scale in a 1-chip microcomputer obtained by integrating a CPU and a memory for storing data.例文帳に追加

本発明は、ＣＰＵとデータ格納用のメモリとを集積してなる１チップマイクロコンピュータにおいて、より小さな回路規模で、非動作時のデータを確実に保持できるようにすることを最も主要な特徴としている。 - 特許庁

A microcomputer 1 has an instruction cache 7 and central processing unit 2 that are built in one chip, and furthermore, comprises an instruction RAM 12 for storing the instruction executed by the central processing unit 2.例文帳に追加

マイクロコンピュータ１は、命令キャッシュ７と中央処理装置２とを１チップに内蔵しており、さらに、中央処理装置２が実行する命令を格納する命令ＲＡＭ１２を備えている。 - 特許庁

This microcomputer 1 is provided with a CPU 2, a debug module 3, an RAM 4, an ROM 5, a peripheral I/O 6, an external bus control part 7, an address bus 8 and a data bus 9, which are formed in the same IC chip.例文帳に追加

マイクロコンピュータ１は、同一のＩＣチップ内に形成された、ＣＰＵ２、デバッグモジュール３、ＲＡＭ４、ＲＯＭ５、周辺Ｉ／Ｏ６、外部バス制御部７、アドレスバス８、及びデータバス９を備えている。 - 特許庁

A single chip microcomputer 1 is provided with: a power control part 2, a power voltage detection part 3, an oscillation part 4, a CPU core part 5, a ROM 6, a RAM 7, a nonvolatile storage part 8 and a peripheral part 9.例文帳に追加

シングルチップマイクロコンピュータ１は、パワーコントロール部２と、電源電圧検出部３と、発振部４と、ＣＰＵコア部５と、ＲＯＭ６と、ＲＡＭ７と、不揮発性記憶部８と、ペリフェラル部９とを具備する。 - 特許庁

A one-chip microcomputer 1 is provided with a decoder circuit 6 for controlling at least one partial region of an ROM 3 in which a program executed by a CPU 2 is stored to be selected by different memory addresses.例文帳に追加

ワンチップマイクロコンピュータ１には、ＣＰＵ２によって実行されるプログラムを格納するＲＯＭ３の少なくとも一部領域が異なるメモリアドレスで選択できるように制御できるデコーダ回路６がある。 - 特許庁

The serial clock output terminal 27 of the microcomputer 2, the serial data transmitting terminal 28 and the serial data receiving terminal 29 are connected to the clock input terminal 14 of the serial EEPROM 1, the data input terminal 12 and the data output terminal 11 respectively, and one output port 30 of the microcomputer 2 is also connected to the chip select terminal 13 of the EEPROM 1.例文帳に追加

マイコン２のシリアルクロック出力端子２７、シリアルデータ送信端子２８およびシリアルデータ受信端子２９を、それぞれ、シリアルＥＥＰＲＯＭ１のクロック入力端子１４、データ入力端子１２およびデータ出力端子１１に接続するとともに、マイコン２の１つの出力ポート３０をシリアルＥＥＰＲＯＭ１のチップセレクト端子１３に接続する。 - 特許庁

Because of this, it is possible to reduce the influence of heat and noise imposed on the circuits of the microcomputer IC chip 8 susceptible to heat and noise by the driver circuit DRC of the driver IC chip 7 in the lower stage during operation, and therefore, the operational stability of the SiP (semiconductor device 1) of stack mount type is improved.例文帳に追加

これにより、動作時において、マイコンＩＣチップ８の熱やノイズに弱い回路が、下段のドライバＩＣチップ７のドライバ回路ＤＲＣから受ける熱やノイズの影響を低減できるので、スタック型実装方式のＳｉＰ（半導体装置１）の動作安定性を向上させることができる。 - 特許庁

A game device 1 generates a present game state when outputting a first intrinsic number (external information for a chip) for determining the correctness of a one-chip microcomputer 110m, and outputs the generated game state to an information management device 200 together with the first intrinsic number.例文帳に追加

遊技装置１は、ワンチップマイコン１１０ｍの正当性を判定するための第１固有番号（チップ用外部情報）を出力する際に、現在の遊技状態を生成して、生成した遊技状態を、第１固有番号とともに情報管理装置２００に出力する。 - 特許庁

In the case of initializing an one-chip microcomputer, the state of an RS type flip flop(FF) 21 is judged, and only when the FF 21 is reset, the data rewriting operation of a flash memory 1 is started.例文帳に追加

１チップマイクロコンピュータを初期化する際にＲＳ型フリップフロップ２１の状態を判別し、ＲＳ型フリップフロップ２１がリセットされている場合のみ、フラッシュメモリ１のデータ書き換え動作に移行する構成とした。 - 特許庁

An MCP terminal 5 and an IP chip 3 are connected through bonding of terminal 7 for bonding option arranged on a package substrate 1, outputs of a port circuit 12 and a MCP port circuit 13 are inhibited by a control circuit 14, and the IP chip 3 can be analyzed independently through signal exchange between the IP chip 3 and outside without the intermediary of a microcomputer CPU chip 2.例文帳に追加

この発明は、実装基板１に設けられたボンディングオプション用端子７をボンディングしてＭＣＰ端子５とＩＰチップ３を接続し、制御回路１４によりポート回路１２及びＭＣＰポート回路１３の出力を禁止して、マイコンＣＰＵチップ２を介することなくＩＰチップ３と外部との間で信号のやり取りを行い、ＩＰチップ２を独立して解析できるように構成される。 - 特許庁

As shown in Fig. (a), a circuit element (microcomputer chip 1 or the like) is surface mounted on a board 10 manufactured as a molding circuit component, and the external connection terminal 121 is integrally provided at the board 10 by insert molding.例文帳に追加

図１（ａ）に示すように、成形回路部品として製作された基板部１０に、回路素子（マイコンチップ１など）を表面実装した構成とし、外部接続用端子１１を基板部１０にインサートモールドにより一体的に設ける。 - 特許庁

The system-in-package (SiP) has a stack structure in which two memory chips 2A, 2B are stacked on the main surface of a wiring board 1 to be mounted, further a microcomputer chip 2C is stacked thereon to be mounted, and these chips are sealed with a mold resin 3.例文帳に追加

システムインパッケージ（ＳｉＰ）は、配線基板１の主面上に２個のメモリチップ２Ａ、２Ｂを積み重ねて実装し、さらにその上部にマイコンチップ２Ｃを積み重ねて実装し、これらのチップをモールド樹脂３で封止したスタック構造を有している。 - 特許庁

In the case of initializing an one-chip microcomputer, the state of an RS type flip flop(FF) 21 is judged, and only when the FF 21 is reset, the step-up operation of a booster circuit 17 and the data rewriting operation of a flash memory 1 are started.例文帳に追加

１チップマイクロコンピュータを初期化する際にＲＳ型フリップフロップ２１の状態を判別し、ＲＳ型フリップフロップ２１がリセットされている場合のみ、昇圧回路１７の昇圧動作と、フラッシュメモリ１のデータ書き換え動作に移行する構成とした。 - 特許庁

The digital converter 1 comprises a step-up chopper 4 equipped with a coil L and a switching element Q, a single phase full-wave rectifier circuit 2 for supplying an input current to the coil L, and a one chip microcomputer 3 performing PWM control to the switching element Q in a predetermined control cycle.例文帳に追加

コイルＬ及びスイッチング素子Ｑを備えた昇圧チョッパ４と、コイルＬに入力電流を供給する単相全波整流回路２と、スイッチング素子Ｑを所定の制御サイクルでＰＷＭ制御するワンチップマイコン３とを有するデジタルコンバータ１である。 - 特許庁

A microcomputer system composed of a 1-chip microcomputer is provided with an exclusive-OR means 12, a function for converting the address and data signals in address and data lines with the exterior memory 14 is provided by the exclusive-OR means 12 and the address and data signals converted by the function or only instruction code signals are stored in the exterior memory 14 beforehand.例文帳に追加

１チップマイコンからなるマイコンシステムにおいて排他的論理和手段１２を備え、その排他的論理和手段１２により、外付メモリ１４との間のアドレス及びデータ線におけるアドレス及びデータ信号を変換する機能を有し、その機能により変換したアドレス及びデータ信号あるいは命令コード信号のみを外付メモリ１４に予め格納しておく。 - 特許庁

An operation side 33 is equipped with a touch panel computer 1 and is also equipped with a trigger output port 7, where a one-chip microcomputer 5, an optical serial communication port 8 for connecting this to the non- operation side 32 and a trigger port 7 for outputting the trigger signal of a laser oscillator are mounted.例文帳に追加

操作側３３は、タッチパネルパネルコンピュータ１を備えると共に、１チップマイコン５とこれを反操作側３２と接続するための光シリアル通信ポート８とレーザ発振器のトリガ信号を出力するためのトリガ出力ポート７とを搭載しているトリガＩ／Ｏボード２を備える。 - 特許庁

In the case of initializing an one-chip microcomputer, specific data are previously stored in a specific address of a RAM 6, and after checking that the contents of the specific address of the RAM 6 having a volatile characteristic coincide with contents obtained at the time of initialization, operation for rewriting the data of a flash memory 1 is started.例文帳に追加

１チップマイクロコンピュータを初期化する際にＲＡＭ６の特定番地に特定データを予め格納し、揮発特性を有するＲＡＭ６の特定番地の内容が初期化時点の内容と同一であることを確認してから、フラッシュメモリ１のデータ書き換え動作に移行する構成とした。 - 特許庁

A 1-chip microcomputer 11 controls a changeover switching element 12 to supply the power to a fan motor 6 from a 12-V DC power source of a power supply part in a normal mode and to supply, when a power-saving mode is entered, the power to the fan motor 6 from a capacitor power source 13.例文帳に追加

１チップマイクロコンピュータ１１は、切り替えスイッチ素子１２を制御して、通常はファンモータ６への電力を電源部の１２Ｖ直流電源から供給させ、省電力モードに移行すると、ファンモータ６への電力をキャパシタ電源１３から供給させる。 - 特許庁