「A-V junction」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To provide a semiconductor substrate having a group III-V semiconductor layer formed in a good junction state on a silicon carbide substrate having a good thermal conductivity.例文帳に追加

熱伝導性の良好な炭化珪素基板上に、ＩＩＩ−Ｖ族半導体層を良好な接合状態で形成した半導体基板を提供する。 - 特許庁

A plurality of LEDs 2, a plurality of junction diodes 3, and a DC power source V are connected in series.例文帳に追加

複数のＬＥＤ２と、複数の接合型ダイオード３と、直流の電源Ｖが直列接続されている。 - 特許庁

A group III-V nitride thin-film solar cell element performing photoelectric conversion of light with further short wavelengths is installed at a pre-stage of a multi-junction solar cell element.例文帳に追加

より短波長の光電変換を行うＩＩＩ−Ｖ族窒化物薄膜太陽電池素子を、多接合型太陽電池素子の前段に設置する。 - 特許庁

A nitride semiconductor solar cell includes: a first semiconductor layer 102 comprising a III-V nitride semiconductor and including a first pn junction; and a second semiconductor layer 104 comprising a III-V nitride semiconductor and including a second pn junction different in bandgap from the first semiconductor layer 102.例文帳に追加

窒化物半導体太陽電池は、III-Ｖ族窒化物半導体からなり、第１のｐｎ接合を含む第１の半導体層１０２と、III-Ｖ族窒化物半導体からなり、第１の半導体層１０２とは禁制帯幅が異なる第２のｐｎ接合を含む第２の半導体層１０４とを有している。 - 特許庁

A III-V compound semiconductor layer 21 is provided between the junction region 17 and the dielectric DBR 19.例文帳に追加

III−Ｖ化合物半導体層２１は接合領域１７と誘電体ＤＢＲ１９との間に設けられる。 - 特許庁

A III-V compound semiconductor junction layer which forms a p-n junction is provided in the area immediately below the pedestal electrode and ohmic electrodes are dispersedly arranged in the open light emitting area.例文帳に追加

台座電極の直下の領域にｐｎ接合を形成するＩＩＩ−Ｖ族化合物半導体接合層を設置し、且つ、開放発光領域にオーミック性電極を分散させて敷設する。 - 特許庁

Power supply voltage V is dropped by the forward voltage drop Vf(d_1) of the junction diode 3 in order to acquire forward voltage drop Vf(d_2) on the basis of a current value If flowing from the power supply voltage V to the LED 2.例文帳に追加

電源電圧ＶからＬＥＤ２に流す電流値Ｉｆに基づく順方向電圧降下Ｖｆ（ｄ_２）を得るために、接合型ダイオード３の順方向電圧降下Ｖｆ（ｄ_１）でもって電源電圧Ｖを降下させる。 - 特許庁

In a GaP based light emitting diode, a first III-V compound layer containing boron is provided in the projection area of a surface electrode in junction with one compositional layer of light emitting part, and a second III-V compound layer containing boron is provided in junction with the first III-V compound layer containing boron.例文帳に追加

ＧａＰ系発光ダイオードに於いて、表面電極の射影領域に、発光部の一構成層に接合して、第１の含硼素ＩＩＩ−Ｖ族化合物半導体層が設けられ、第１の含硼素ＩＩＩ−Ｖ族化合物半導体層に接合して、第２の含硼素ＩＩＩ−Ｖ族化合物半導体層が備えられている。 - 特許庁

The arithmetic calculation part 21 refers to a junction temperature conversion table stored in a conversion table storage part 20 according to the voltage for measurement V from the arithmetic calculation part 15 and a driving current I from a driving current detection part 19, and calculates the junction temperature of the light source (LED).例文帳に追加

ジャンクション温度演算部２１は、演算部１５からの計測用電圧Ｖ、および駆動電流検出部１９からの駆動電流Ｉに従って、換算表記憶部２０に記憶されている、ジャンクション温度換算テーブルを参照し、光源（ＬＥＤ）のジャンクション温度を算出する。 - 特許庁

By this method, a solar cell satisfying a single p-i-n junction having a single-intrinsic amorphous silicon layer having a thickness of 800 to 2,200 Å and having an open circuit voltage of a range from 0.887 V to 0.986 V and a fill factor of a range from 0.645 to 0.74 is manufactured.例文帳に追加

本方法により８００〜２２００Åの厚みの単−真性アモルファスシリコン層を有する単ｐ−ｉ−ｎ接合を具備し、０．８８７V〜０．９８６Vの範囲の開放電圧及び０．６４５〜０．７４の範囲の曲線因子を有する太陽電池を作製する。 - 特許庁

The barrier potential (33) at metal-to-semiconductor junction varies depending on the type of metal to be used (16), and using particular metals lowers the diode's Schottky barrier potential (33), results in a V_f in the range of 0.1-0.3 V.例文帳に追加

金属−半導体接合での障壁ポテンシャル（３３）は、使用する金属（１６）のタイプに応じて変動し、特定の金属を使用することにより、ダイオードのショットキー障壁のポテンシャル（３３）が下がり、Ｖ_fが０．１〜０．３Ｖの範囲となる。 - 特許庁

An arithmetic calculation part 15 supplies voltage for measurement V generated according to a waveform pattern for measurement from a measurement wavelength generation part 12 to a driving part 16 and a junction temperature arithmetic calculation part 21 at the time of measuring the temperature of a light source.例文帳に追加

演算部１５は、光源温度測定時には、計測用波形生成部１２からの計測用波形パターンに従って生成した計測用電圧Ｖを駆動部１６およびジャンクション温度演算部２１へ供給する。 - 特許庁

To stably manufacture a hetero junction bipolar transistor having characteristics as desired by eliminating the etching fault of an emitter layer containing a group V P element.例文帳に追加

第Ｖ族のＰ元素を含むエミッタ層のエッチング不良を解消し、所望の通りの特性を有するヘテロ接合バイポーラトランジスタを安定して製造する。 - 特許庁

To obtain an excellently crystalline BP layer by relaxing mismatching of gratings between the both when providing the BP layer through hetero-junction on a Group III-V chemical compound semiconductor crystal layer.例文帳に追加

ＩＩＩ−Ｖ族化合物半導体結晶層上にＢＰ層をヘテロ接合させて設けるに際し、両者間の格子ミスマッチを緩和して結晶性に優れたＢＰ層を得る。 - 特許庁

By arranging the substrates 600 and 700 so that the member 1000 for junction is held in a V-shaped groove, and by applying heat to them, both the substrates are joined.例文帳に追加

接合用部材１０００をＶ型の溝で挟むようにして基板６００及び７００を配置し熱を加えることによって両基板が接合される。 - 特許庁

Since the reverse rotating speed of the DC motor M decreases, and the voltage of the junction P is kept equal to or lower than (E+α) V, no stress is applied to the components of a power circuit 12 and an H bridge circuit 14, and use of radiating fins, etc., also becomes unnecessary.例文帳に追加

直流モータＭの逆転速度は低下し、分岐点Ｐの電圧を（Ｅ＋α）Ｖ以下に維持するので、電源回路１２及びＨブリッジ回路１４の構成部品にストレスを与えず、放熱フィン等も不要である。 - 特許庁

Furthermore, a pn junction structure comprising the first III-V compound layer containing boron and one compositional layer of light emitting part is provided in that projection area.例文帳に追加

また、上記の射影領域に、第１の含硼素ＩＩＩ−Ｖ族化合物半導体層と、それに接合する発光部の一構成層とで構成されるｐｎ接合構造が備えられている。 - 特許庁

When Vapc further increases, increase of Vbase_bias is saturated and V_LVDO monotonously increases, and PN junction between the base and collector of Q1 is biased in the backward direction and the transistor Q1 conducts the RF power amplifying operation with a large amplification factor.例文帳に追加

Ｖａｐｃが更に増加するとＶｂａｓｅ＿ｂｉａｓの増加が飽和する一方、Ｖ_ＬＶＤＯは単調に増加してＱ１のベース・コレクタ間ＰＮ接合は逆方向バイアスされ、Ｑ１は大きな増幅率でのＲＦ電力増幅動作を行う。 - 特許庁

A pn junction layer 101 composed of a group III-V compound semiconductor includes strip-shaped n-type regions 105 whose surface is composed of a (100) plane and strip-shaped p-type regions 106 whose surface is composed of a facet other than the (100) plane that are alternately arranged.例文帳に追加

ＩＩＩ−Ｖ族化合物半導体からなるｐｎ接合層１０１は、表面が（１００）面からなる短冊状のｎ型領域１０５と、表面が（１００）面以外のファセットからなる短冊状のｐ型領域１０６とを、交互に配列して備えている。 - 特許庁

Also, the n-type III-V-based compound semiconductor crystal layer includes a region having composition inclination, and a region for r educing gallium composition ratio X toward an opposite direction from a hetero junction interface by GaXIn1-XP (0≤X≤1).例文帳に追加

また、ｎ形ＩＩＩ−Ｖ族化合物半導体結晶層を、組成勾配を有する領域を含む構造、Ｇａ_XＩｎ_1-XＰ（０≦Ｘ≦１）でヘテロ接合界面から反対方向に向けてガリウム組成比Ｘを減少させる領域を含む構造とする。 - 特許庁

The first component 31 is subjected to rising voltage by an electric power supply (1) between an initial time and t_1, reaches the position of a junction relay at t_1, moves onto the anode 23-2 from 23-1, and is subjected thereafter to a constant voltage V between t_1 and t_2 by an electric power supply (2).例文帳に追加

最初の部品３１はスタート後ｔ_1 までは電源（１）より昇圧電圧が掛けられ、ｔ_1 で接続リレー２６の位置へ到達し、ここで陽極２３−１から２３−２へ乗り移り、以降電源（２）によりｔ_1 〜ｔ_2 間では一電圧Ｖが印加される。 - 特許庁

In this high pressure-resistant analog switch circuit, the voltage of the gate of the high pressure-resistance junction type FET 71 is held in the same level as that of the voltage of the source regardless of whether the voltage (the voltage of a signal inputted to a node Si) of the source is positive or negative so that any negative power supply voltage (-V) is dispensed with.例文帳に追加

この高耐圧アナログスイッチ回路では、ソースの電圧（ノードＳｉに入力された信号の電圧）の正負にかかわらず高耐圧接合型ＦＥＴ７１のゲートの電圧がソースの電圧とほぼ同じレベルに保持されるため、負の電源電圧（−Ｖ）を必要としない。 - 特許庁

For increase of Vbase_bias, and V_LVDO due to control of Vapc, a base-to-collector voltage of a transistor Q1 in the final stage is set lower than turn-on voltage in the forward direction of an equivalent diode D1 of the PN junction between the base and collector.例文帳に追加

Ｖａｐｃの制御によるＶｂａｓｅ＿ｂｉａｓ、Ｖ_ＬＶＤＯの増大に際して、最終段トランジスタＱ１のベース・コレクタ間電圧がベース・コレクタ間ＰＮ接合の等価的ダイオードＤ１の順方向ターンオン電圧よりも低く設定されている。 - 特許庁

The switching element having an organic conductor of a heterocycle contained compound, a cation radical salt, or an anion radical salt; a metal electrode of a gold, a titanium platinum, a silver, a tin or the like; and a junction interface of the organic conductor and the metal electrode, can operate at a voltage of not more than 30 V and has values of resistance of not less than 10 times.例文帳に追加

ヘテロ環含有化合物、カチオンラジカル塩、またはアニオンラジカル塩である有機導体と、金、チタン白金、銀、錫等の金属電極と、前記有機導体と前記金属電極との接合界面とを有し、かつ、電圧が３０Ｖ以下で動作可能で、抵抗値変化が１０倍以上のスイッチング素子。 - 特許庁

To inhibit lowering of an increase in an operation, the operation by a large current and a current gain, increase in a Knee voltage due to the increase in an element resistance, and occurrence of a king phenomenon in I-V characteristics or the like, and to elevate a mobility while making a base resistance lower than a GaAsSb single base, in a hetero-junction bipolar transistor.例文帳に追加

本発明のヘテロ接合バイポーラトランジスタは、高速化，大電流動作化，および電流利得の低下，素子抵抗増加によるＫｎｅｅ電圧の増加，Ｉ−Ｖ特性におけるキング現象の発現などを抑制すると共に、ベース抵抗をＧａＡｓＳｂ単一ベースに比べ低くしながら移動度を高くすることを目的とする。 - 特許庁

The first data state of the MISFET is written in by bringing the second source- drain 7 to 0 V, applying a positive control voltage for turning the channel on to the gate 5, applying a positive control voltage to the first source-drain 6, and injecting majority carriers into the channel body 3 in the vicinity of the first source-drain junction.例文帳に追加

ＭＩＳＦＥＴの第１のデータ状態は、第２のソース／ドレイン７を０Ｖとし、ゲート５にチャネルをオンさせる正の制御電圧を印加し、第１のソース／ドレイン６に正の制御電圧を印加して、第１のソース／ドレイン接合近傍でチャネルボディ３に多数キャリアを注入することにより書き込まれる。 - 特許庁