Bitを含む例文一覧と使い方
該当件数 : 26629件
That is about the only bit of consolation I have had to-day. 例文帳に追加
これが、今日僕が手にした唯一の慰めだね。 - Arthur Conan Doyle『ノーウッドの建築家』
When the bit depth conversion processing is determined to be performed, an adjacent pixel bit depth conversion processing unit 67 performs the bit depth conversion processing for an adjacent pixel, a lower layer encoding unit 68 performs lower layer encoding, and a bit depth conversion error determination unit 72 determines a bit depth conversion error.例文帳に追加
隣接画素ビット深度変換処理部67は、ビット深度変換処理を行うと判定された場合に、隣接画素に対してビット深度変換処理を行った後、下位階層符号化部68で、下位階層符号化し、ビット深度変換誤差判定部72で、ビット深度変換誤差を判定する。 - 特許庁
The bit lines are selected by selecting a first bit line in the first group and, while the first bit line is selected, selecting a second bit line in the second group which is arranged on the selected word line symmetrically to the first bit line in the first group.例文帳に追加
第1グループ内で第1ビットラインを選択し、そしてその第1ビットラインが選択されている間に、第1グループ内の第1ビットラインとは対称的にその選択されたワードラインに配列された第2グループ内の第2ビットラインを選択することにより、ビットラインを選択する。 - 特許庁
The semiconductor device has local bit lines LBL and global bit lines GBL made hierarchical, a hierarchical switch LSW controls electric connections between the local bit lines LBL and global bit lines GBL, and a precharge circuit LPC supplies a precharge voltage to the local bit lines LBL.例文帳に追加
本発明の半導体装置は、ローカルビット線LBLとグローバルビット線GBLとに階層化され、階層スイッチLSWによりローカルビット線LBLとグローバルビット線GBLとの間の電気的接続が制御され、プリチャージ回路LPCによりプリチャージ電圧がローカルビット線LBLに供給される。 - 特許庁
Partial products of 2n-bit multiplication calculated respectively by the multipliers 100-103 are used to calculate a 2n-bit multiplication result, and the 2n-bit multiplication result is added to a preliminarily calculated 2n-bit accumulated value, whereby a new 2n-bit accumulated value is calculated.例文帳に追加
乗算器100〜103の各々が算出した2nビット乗算の部分積を用いて2nビット乗算の結果を算出し、当該2nビット乗算結果と、予め算出されている2nビット累算値と、を加算することにより新たな2nビット累算値を算出する。 - 特許庁
One bit line is selected in parallel from each of the first and the second bit line groups, a bit line of a non-selection state adjacent to the selected bit line is clamped to a reference potential, while at least one of bit lines of a residual non-selection state is made a floating state.例文帳に追加
第1および第2のビット線群のそれぞれから1つのビット線が並行して選択され、該選択ビット線に隣接する非選択状態のビット線が基準電位にクランプされるとともに、残りの非選択状態のビット線の少なくとも一つがフローティング状態とされる。 - 特許庁
An inverter 15 for adjusting a bit line potential level is provided in common for a plurality of pairs of bit line, and sets a potential level of bit line of one side and a potential level of a bit line of the other side out of each pair of bit line to a complementary level in an activation period of a reset signal.例文帳に追加
ビット線電位レベル調整用インバータ15は、複数のビット線対に対して共通に設けられ、リセット信号の活性期間中において、各ビット線対のうちの一方のビット線の電位と他方のビット線の電位レベルを互いに相補レベルに設定する。 - 特許庁
A certain mobile device demultiplexes information data transmitted from another mobile device and the information data of the certain mobile device per bit, and generates first bit sequence to n-bit sequence consisting of n-sets of bit sequences formed by combining the information data so as to be the same bit digits.例文帳に追加
1の移動体が、他の移動体から送信された情報データ及びこの1の移動体が有する情報データの各々をビット毎に分離し、夫々を同一ビット桁同士で組み合わせたビット系列のn個からなる第1ビット系列〜第nビット系列を生成する。 - 特許庁
In read access, a first switch and a second switch are turned on in a pre-charge period before a memory cell is accessed so that charges of a bit line charge voltage generating circuit are distributed to a bit line and a reference bit line, to thereby charge the bit line and the reference bit line to an initial voltage.例文帳に追加
リードアクセス時、メモリセルをアクセスする前の予備充電期間に第1及び第2スイッチを導通させ、ビット線充電電圧発生回路の電荷をビット線及びリファレンスビット線に分配することによって、ビット線とリファレンスビット線とを初期電圧に充電する。 - 特許庁
On the other hand, when the bit number of the gray tone data is equal to a second input bit number Nb (Na<Nb), a high-bit one-dimensional look-up table is created from the low-bit one-dimensional look-up table, the color conversion is executed referring to the created high-bit one-dimension look-up table.例文帳に追加
一方、グレー階調データのビット数が第2の入力ビット数Nb(Na<Nb)に等しい場合には、低ビット1次元ルックアップテーブルから高ビット1次元ルックアップテーブルを作成し、作成された高ビット1次元ルックアップテーブルを参照して色変換を実行する。 - 特許庁
In this semiconductor testing apparatus, a row defective-bit storage memory 3 which corresponds to a spare row circuit and a column defective-bit storage memory 5 which corresponds to a space column circuit are installed separately, and defective bits of the defective-bit storage memories are counted respectively by a row defective-bit counter 4 and a column defective-bit counter 6.例文帳に追加
スペア行回路に対応する行不良ビット記憶メモリ(3)およびスペア列回路に対応する列不良ビット記憶メモリ(5)を別々に設け、これらの不良ビット記憶メモリの不良ビットを行不良ビットカウンタ(4)および列不良ビットカウンタ(6)でそれぞれカウントする。 - 特許庁
The adjustment bit setting part 66 sets the value of an adjustment bit included in communication type data of a transmission data packet according to the value of two-bit data, which are extracted by the final bit extracting part 64 and changes it so that the value of the final bit in error detecting data is '10'.例文帳に追加
調整ビット設定部66は、最終ビット抽出部64によって抽出された2ビットデータの値に応じて、送信データパケットの通信タイプデータに含まれる調整ビットの値を設定し、エラー検出用データの最終ビットの値が“10”となるように変更する。 - 特許庁
This picture data processing circuit discriminates the 4th bit D3 counting from the lowest bit of an 8-bit picture data Data, and when this bit D3 is [0], the circuit outputs the higher 4 bits as they are, and when the bit D3 is [1], the circuit outputs the higher 4 bits with an increment of '1'.例文帳に追加
8ビットの画像データDataのうち、最下位ビットから数えて4番目のビットD3を判別し、このビットD3が[0]であれば、上位4ビットをそのまま出力する一方、ビットD3が[1]であれば、上位4ビットを「1」だけインクリメントして出力する。 - 特許庁
When a bit string extracted from a newly received packet coincides with the past bit string stored in the bit string cache 107, a packet updating part 104 associates the bit string extracted from the newly received packet with the bit string, and uses the parameter stored in the processing parameter storing part 108 to update the packet.例文帳に追加
そして、新たに受信したパケット中から抽出したビット列が前記ビット列キャッシュ107に保持している過去のビット列と一致した場合、パケット更新部104が当該ビット列と関連付けて前記処理パラメータ保持部108に格納したパラメータを用いてパケットを更新する。 - 特許庁
Then, when the frame synchronization of the first bit data is detected, the first bit data are transmitted to a serial/parallel conversion part 21, and when the frame synchronization of the first bit data is not detected and the frame synchronization of the second bit data is detected, the second bit data are transmitted to the serial/ parallel conversion part 21.例文帳に追加
そして、第1のビットデータのフレーム同期を検出したときは、第1のビットデータをシリアル/パラレル変換部21に伝達し、第1のビットデータのフレーム同期を検出せず、かつ、第2のビットデータのフレーム同期を検出したときは第2のビットデータをシリアル/パラレル変換部21に伝達する。 - 特許庁
The numerical expression conversion part 20 divides the data of the straight binary form or complement form of '2' to two bit blocks each composed of continuous 8 bits and concerning the bit block having the most significant bit of '1', the bits of such a bit block are inverted except for the most significant bit.例文帳に追加
数値表現変換部20は、ストレートバイナリ形式または2の補数形式のデータのデータを、連続する8ビットからなる2つのビットブロックに区分し、各ビットブロックのうち最上位ビットが「1」であるものについて、そのビットブロックの最上位ビット以外のビットを反転する。 - 特許庁
When a control unit 28 gives the instruction of the switch of a bit stream, the encoding system of the bit stream of a switch candidate is detected, a replacement bit stream in a system similar to the encoding system is generated and a part of the bit stream after a switch point is replaced with the replacement bit stream.例文帳に追加
制御部28がビットストリームの切り替えを指示する際、切替候補のビットストリームの符号化方式を検出して、その符号化方式と同一方式の差替用ビットストリームを生成し、切替点以降のビットストリームの一部を差替用ビットストリームに差し替えて出力させる。 - 特許庁
A storage means stores bit strings denoting numerals (FF, F6, 8E), a carrying means carries up the bit strings and a replacement means replaces the bit strings filled, by predetermined bits according to the carrying up with all the bit strings before carrying up or parts of high-order bits of the bit strings.例文帳に追加
所定語長の数値(FF、F6、8E)を表すビット列を記憶手段に記憶し、桁上げ手段によりビット列を桁上げし、その桁上げにより予め決められたビットで埋められたビット列を、置換手段により桁上げ前のビット列の全部又は上位桁側の一部に置換する。 - 特許庁
A bit pattern of a preamble is set to make the number of bits which is different between a bit stream of an arbitrary continuous (n)-bit length extracted from a bit stream composed of the preamble and a frame starting code continued thereto and a bit stream of the frame starting code, equal to or greater than a humming distance (h).例文帳に追加
プリアンブルとこれに連続するフレーム開始符号とで構成されるビット列から抽出した任意の連続するnビット長のビット列とフレーム開始符号のビット列との間で相違するビット数がハミング距離h以上となるように、プリアンブルのビットパターンを設定する。 - 特許庁
On the basis of a node-specific bit string of a proximate node device received by a node-specific bit string receiving section 14 and stored in a node-specific bit string storage section 15, a proximate node bit string generation section 16 generates a proximate node bit string by degenerating information on the proximate node device.例文帳に追加
近接ノードビット列生成部16は、ノード固有ビット列受信部14で受信されてノード固有ビット列記憶部15に記憶された近接ノード装置のノード固有ビット列に基づいて、近接ノード装置の情報を縮退した近接ノードビット列を生成する。 - 特許庁
BIT CONTINUOUSLY PROVIDED ON REVOLVING TOOL SUCH AS ELECTRIC REVOLVER例文帳に追加
電動回動具などの回動工具に連設されるビット - 特許庁
Each dummy bit line is connected to one end of the dummy capacitor.例文帳に追加
各ダミービット線は、ダミーキャパシタの一端に接続される。 - 特許庁
To provide a portable small-sized router in which a bit can be easily detached from a bit-mounting part by external operation.例文帳に追加
外部操作によりビットをビット装着部から簡単に取り外すことのできる携帯用小型ルータの提供。 - 特許庁
A bit shift section 53 shifts an addition result by two bits in the descendant direction to obtain 8-bit output image data Dout.例文帳に追加
ビットシフト部53は、加算結果を下位方向に2ビット分シフトして8ビットの出力画像データDout を得る。 - 特許庁
A data inversion circuit 15 stores an effect that bit inversion data which can specify inversion of write data bit by bit to a test object address and a data section 13 are set up by a CPU 18.例文帳に追加
データ反転回路15は、CPU18により検査対象アドレスとデータ部13への書込みデータのビット毎に反転を指定できるビット反転データとが設定されると記憶する。 - 特許庁
The delay time is inserted bit by bit in such timing that the user is hard to notice the insertion, for example, when scene is switched or the like.例文帳に追加
遅延時間は、例えばシーン切り替わり時などユーザが気づきにくいタイミングでわずかずつ挿入する。 - 特許庁
Similarly, an adder 24 sums the value H-(l+4,kp,l+4) and the output of the bit shift circuit 22, and a bit shift circuit 26 shifts the obtained sum by one bit to obtain a value H-(l+3,kp,l+3).例文帳に追加
同様に、H~(l+4,k_p,l+4)とビットシフト回路22の出力を加算器24で加算し、ビットシフト回路26でビットシフトしてH~(l+3,k_p,l+3)を得る。 - 特許庁
The spatial light modulation unit displays a bit pattern of pixels.例文帳に追加
空間光変調部は、画素のビットパターンを表示する。 - 特許庁
In a transmitting circuit 101, the original data is grouped depending on DSV values representing integrated values when bit data "1" of original data of m-bit is set as +1 and when bit data "0" is set as -1.例文帳に追加
送信回路101では、mビットの元データのビットデータ“1”を+1、ビットデータ“0”を−1としたときの積分値を表すDSVの値によってグループ分けする。 - 特許庁
The SRAM device has: an SRAM cell connected to a pair of read-out bit lines and at least one writing bit line; a sense amplifier; a writing circuit; and a read-out bit line switch.例文帳に追加
読み出しビット線対と少なくとも1本の書き込みビット線に接続されたSRAMセルと、センスアンプと、書き込み回路と、読み出しビット線スイッチとを有する。 - 特許庁
A bit line control circuit (4) controls, at an activated state, the electrical potential of the second bit line (/BL) to the third electrical potential after electrical charges are transmitted to the first bit line (BL) selected.例文帳に追加
ビット線制御回路(4)は、活性状態において、選択された第1ビット線(PL)に電荷が転送された後、第2ビット線(/PL)の電位を第3電位に制御する。 - 特許庁
To provide a bit error rate measuring method that can practically measure the bit error rate without the use of a measuring instrument or an additional bit and causing any hindrance to a communication channel.例文帳に追加
測定器あるいは付加ビットを使用することなくかつ通信回線にも支障なく、実際的なビット誤り率測定可能なビット誤り率測定方法を提供する。 - 特許庁
The decoding part 130 determines a correction bit, in the plurality of blocks received by the transmitting/receiving part 120, by a majority vote by using each bit at the same position as that of the error bit.例文帳に追加
復号部130は、送受信部120が受信した複数のブロックにおいて誤りビットと同位置の各ビットを用いた多数決によって、訂正ビットを決定する。 - 特許庁
To supplement data of low order (m-n) bit length with a less conversion error by an easy processing in extending digital data of n-bit length to data of m-bit length (m>n).例文帳に追加
nビット長のデジタルデータをmビット長(m>n)のデータに拡張する際に、下位(m−n)ビット長のデータを、容易な処理によって少ない変換誤差で補填する。 - 特許庁
In a plate division mode, the job file generation unit extracts bit map data contained in an acquired image file, and generates a job file containing the extracted bit map data for each bit map data.例文帳に追加
分版モードの場合、取得した画像ファイルに含まれているビットマップデータを抽出し、抽出したビットマップデータを含むジョブファイルをビットマップデータ毎に生成する。 - 特許庁
ADAPTIVE BIT ALLOCATION FOR VARIABLE BANDWIDTH MULTICARRIER COMMUNICATION例文帳に追加
可変帯域多重キャリア通信用の適応ビット割り当て - 特許庁
The parity bit can be used together with a single error correction code in order to judge whether a detected error is a single-bit error or a plural-bit error.例文帳に追加
このパリティ・ビットは、検出されたエラーが単一ビットエラーであるか複数ビットエラーであるかを判定するために、単一エラー訂正コードとともに使用することができる。 - 特許庁
A bit error rate display circuit 15 eliminates the adjacent phase ambiguity to display a practical bit error rate.例文帳に追加
ビット誤り率表示回路15は隣接位相曖昧を除去し、実際的なビット誤り率を表示する。 - 特許庁
A column decoder (10) selects eight bit lines per address.例文帳に追加
カラムデコーダ(10)は一アドレス当たりビット線を8本選択する。 - 特許庁
CUTTER BIT REPLACEMENT TIMING SENSING APPARATUS OF SHIELD MACHINE AND CUTTER BIT CHARGING DEVICE OF SHIELD MACHINE EQUIPPED THE SAME例文帳に追加
シールド掘進機のカッタビット交換時期検知装置及び該装置を備えたシールド掘進機のカッタビット交換装置 - 特許庁
A bit width adjusting circuit 20 which is constituted of, for example, FIFO, receives the first parallel data, and generates the second parallel data having the 4-bit width regardless of the bit width thereof.例文帳に追加
ビット幅調整回路20は、例えば、FIFOなどで構成され、第1並列データを受けて、そのビット幅に関わらず、4ビット幅の第2並列データを生成する。 - 特許庁
The modulation section extracts the bit data from the multiple signal.例文帳に追加
変調部は、多重信号からビットデータを抽出する。 - 特許庁
BIT MAP DATA GENERATING APPARATUS/METHOD FOR IC TESTER例文帳に追加
IC試験装置のビットマップデータ作成装置および方法 - 特許庁
| Copyright © Japan Patent office. All Rights Reserved. |
| この対訳コーパスは独立行政法人情報通信研究機構の集積したものであり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。 |
原題:”The Adventure of the Norwood Builder” 邦題:『ノーウッドの建築家』 | This work has been released into the public domain by the copyright holder. This applies worldwide. 原文:「The Return of Sherlock Holmes」所収「The Adventure of the Norwood Builder」 翻訳:枯葉<domasa@db3.so-net.ne.jp> プロジェクト杉田玄白正式参加テキスト。最新版はhttp://www005.upp.so-net.ne.jp/kareha/にあります。 Copyright © Arthur Conan Doyle 1903, expired. Copyright © Kareha 2000-2001, waived. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|