「Cache」に関連した英語例文の一覧と使い方(77ページ目) - Weblio英語例文検索

To reduce the amount of data to be transferred from an external memory, while limiting small mounting capacity of a cache memory when adopting a configuration where the cache memory is provided in addition to the external memory, when performing processing on an HD image size, or the like, of a large angle in a moving image decoding apparatus.例文帳に追加

動画像復号化装置において、画角の大きいＨＤ画像サイズなどの処理を行う場合に、外部メモリに加えてキャッシュメモリを設ける構成を採用するとき、そのキャッシュメモリの実装容量を小さく制限しつつ、前記外部メモリからのデータ転送量を削減する。 - 特許庁

A write-back processing part 46, when writing back new data on the cache memory later than data in the physical device 22 to a storage device, generates new parity data in a free area in the cache stripe area and then writes the new data and new parity to corresponding storage devices.例文帳に追加

ライトバック処理部４６は、物理デバイス２２のデータより新しいキャッシュメモリ上の新データを記憶デバイスに書き戻す際に、キャッシュストライプ領域内の空き領域を使用して新パリティデータを生成した後に、新データ及び新パリティを対応する記憶デバイスに書き込む。 - 特許庁

In the case of not cache hit, processing from the start of data transfer, in which a firmware including the CPU 5 is concerned, to the end of the command is executed.例文帳に追加

キャッシュヒットしない場合には、ＣＰＵ５を含むファームウエアが関与したデータ転送の開始からコマンドの終了までの処理を実行する。 - 特許庁

This document is returned to the request source while adding special header information showing the out-of-object of cache through a header adding part 16.例文帳に追加

この文書にはヘッダ追加部１６によりキャッシュの対象外とすることを示す特別のヘッダ情報が付されて要求元に返される。 - 特許庁

When the CPU 2 processes a branch instruction, a comparator 7 determines whether or not the instruction of a branch destination is stored in an instruction cache memory 5.例文帳に追加

コンパレータ７は、ＣＰＵ２が分岐命令を処理するときに、命令キャッシュメモリ５に分岐先の命令が格納されているか否かを判定する。 - 特許庁

An access control unit 110 searches the tag storage unit 120 according to a data access, and accesses to the cache data storage unit 130 based on the search result.例文帳に追加

アクセス制御部１１０はデータアクセスに応じてタグ記憶部１２０を検索し、検索結果に基づいてキャッシュデータ記憶部１３０にアクセスする。 - 特許庁

A cut character is recognized (4) by being matched against a dictionary 10, and the character image and matching result are saved in an image cache 11.例文帳に追加

切り出された文字を辞書（１０）とマッチング処理することにより認識し（４）、その文字画像とマッチング結果を画像キャッシュ（１１）に保存する。 - 特許庁

To provide a semiconductor memory with a cache memory in which increase in ship size can be suppressed while degradation of relieving efficiency is suppressed.例文帳に追加

救済効率の低下を抑制しつつ、チップサイズの増加をも抑制することが可能なキャッシュメモリ付きの半導体メモリを提供すること。 - 特許庁

Consequently, inconsistency that only the lower memory of the cache hierarchy stores new data and the DCACHE stores old data does not occur.例文帳に追加

これにより、キャッシュ階層の中の下位メモリのみが新しいデータを保持し、DCACHEが古いデータを保持するようなデータの不整合が起こらなくなる。 - 特許庁

To the respective instructions to be executed by the processor, an execution result is recognized by the processor and transferred to a cache memory through a control signal.例文帳に追加

プロセッサで実行される各命令に対して、実行結果がプロセッサによって認識され、制御信号を通じてキャッシュメモリに転送される。 - 特許庁

A cache management device mounted on each of a plurality of vehicles is provided.例文帳に追加

各車両は、自車両の走行予定経路、キャッシュに保持しているデータの種類、位置情報を含む状態通知メッセージを周囲の車両に送信する。 - 特許庁

This semiconductor storage device is a two way set associative cache memory constituted of a DRAM in which memory cell arrays Way0 and Way1 are provided.例文帳に追加

半導体記憶装置は、メモリセルアレイＷａｙ０及びＷａｙ１が設けられたＤＲＡＭから構成される２ウェイセットアソシアティブキャッシュメモリである。 - 特許庁

To shorten a time required for creating a snap shot in the case of taking back-up in the storage region of a cache memory without sacrificing the storage region.例文帳に追加

キャッシュメモリの記憶領域を犠牲にすることなく、記憶媒体にバックアップを採る場合のスナップショット作成に要する時間を短縮する。 - 特許庁

Management information necessary for management of data stored in the cache memory is distributed to each CLPR according to an attribute of a segment or a slot.例文帳に追加

キャッシュメモリに記憶されるデータを管理するために必要な管理情報は、セグメントまたはスロットの属性に応じて、各CLPRに分配される。 - 特許庁

The volatile memory serves as a primary cache for the first external storage, and is supplied with power by battery at the time of a power failure.例文帳に追加

揮発性メモリは前記第１外部記憶装置に対する一次キャッシュとして機能し、停電時にバッテリを用いて電力が供給される。 - 特許庁

Thus, the occurrence of data exchange between the cache memory device 6 and the main memory 8 is decreased and processing efficiency in communication control is improved.例文帳に追加

これにより、キャッシュメモリ装置６とメインメモリ８との間のデータの入れ替え発生が減少し通信制御の処理効率が向上する。 - 特許庁

The reception side cache device 6 holds the electronic mail and transmits a message reporting the arrival of the electronic mail to a reception side terminal 7.例文帳に追加

受信側キャッシュ装置６は、電子メールを保持し、受信側端末装置７に電子メールが届いたことを知らせるメッセージを送信する。 - 特許庁

The disc control apparatus encrypts the data stored in the cache memory, and stores the encrypted data in nonvolatile memories 23a3-23d3.例文帳に追加

ディスク制御装置は、キャッシュメモリが記憶しているデータを暗号化し、暗号化されたデータを不揮発性メモリ２３ａ３〜２３ｄ３に記憶させる。 - 特許庁

The disk array control device 11 has a cache memory 12 for storing data to be transmitted and received between a host computer 13 and a disclosure 14.例文帳に追加

ディスクアレイ制御装置１１は、ホストコンピュータ１３とディスクエンクロージャ１４との間で送受信されるデータを格納するキャッシュメモリ１２を有する。 - 特許庁

To provide a processing method for a three-dimensional Fourier transform appropriate for a high-speed processor having a large number of registers for continuous access to data in the memory cache.例文帳に追加

レジスタ数が多く、メモリ・キャッシュのデータへの連続アクセスが高速なプロセッサに適した３次元フーリエ変換の処理方法を提供する。 - 特許庁

A processor core 3 is provided with an instruction fetch part 31 and an instruction decoding part 32 to execute pipeline processing of an instruction fetched from an instruction cache 1.例文帳に追加

プロセッサコア３は、命令フェッチ部３１および命令デコード部３２を備え、命令キャッシュ１からフェッチした命令のパイプライン処理を行う。 - 特許庁

A host computer 1 has a function to set predetermined data in a cache buffer 22 of an information recording and reproducing device (disk drive) 2 to be unrewritable.例文帳に追加

ホストコンピュータ１が情報記録再生装置（ディスクドライブ）２のキャッシュバッファ２２内の所定データを書き換え禁止に設定する機能を有する。 - 特許庁

In the multiprocessor system, the system controller 110 includes a snoop-tag 111 which is copy information of a cache tag 122 which each CPU 120 holds.例文帳に追加

マルチプロセッサシステムにおいて，システムコントローラ１１０は，各ＣＰＵ１２０が保持するキャッシュタグ１２２のコピー情報であるスヌープタグ１１１を備える。 - 特許庁

This system has a traffic monitoring device to monitor traffic information in the node and give an instruction of communication control to a cache server.例文帳に追加

トラフィック監視装置を備え、ノードにおけるトラフィック情報を監視し、トラフィックの負荷率に応じて、キャッシュサーバに通信制御の指令を与える。 - 特許庁

In the cache memory device 10, an effective bit register 40 and n (n is a natural number of two or larger) banks B are formed in a single integrated circuit.例文帳に追加

キャッシュメモリ装置１０は、有効ビットレジスタ４０とｎ（ｎは２以上の自然数）個のバンクＢとが単一の集積回路に形成される。 - 特許庁

AUTONOMOUS ERROR RECOVERY METHOD, SYSTEM, CACHE, AND PROGRAM STORAGE DEVICE (METHOD, SYSTEM, AND PROGRAM FOR AUTONOMOUS ERROR RECOVERY FOR MEMORY DEVICE)例文帳に追加

自律的エラー回復方法、システム、キャッシュ、およびプログラム・ストレージ装置（メモリ装置のための自律的エラー回復のための方法、システム、およびプログラム） - 特許庁

To enable memory access in real time without damaging the real time debug property and the equivalence of a debug object system in a processor including a cache memory.例文帳に追加

キャッシュメモリ内蔵プロセッサにおいて、リアルタイムデバッグ性及びデバッグ対象システムの等価性を損なわずにリアルタイムメモリアクセスを可能にする。 - 特許庁

To solve the problem wherein a cache memory cannot be utilized efficiently when caching image data that are not important in fragmented image data.例文帳に追加

断片化された画像データのうち、重要ではない画像データをキャッシュするとキャッシュの効率的な利用ができなくなることを解決する。 - 特許庁

In this embodiment, a processor can write data to the cache or other fast memory without writing it also to the main memory.例文帳に追加

本発明の実施形態においては、プロセッサは、データを、メイン・メモリにも書き込むことなく、キャッシュ又は他の高速メモリに書き込むことができる。 - 特許庁

The tamper-resistant microprocessor 100 is provided with: a processor core 10; a cache memory control section 20; a code data encryption decryption processing section 30; and a key value register 40 or the like.例文帳に追加

耐タンパマイクロプロセッサ１００は、プロセッサコア１０、キャッシュメモリ制御部２０、コードデータ暗号復号処理部３０、鍵値レジスタ４０等を備える。 - 特許庁

To provide an image processor for realizing fast image processing by obtaining a high cache hit ratio in the image processing accelerating a memory access.例文帳に追加

画像処理において高いキャッシュ・ヒット率を得てメモリアクセスを高速化し、高速な画像処理を実現する画像処理装置を提供する。 - 特許庁

To provide a division management technology of a cache memory which is applicable even to a multi-process environment or a virtual machine use environment with small hardware costs.例文帳に追加

少ないハードウェアコストで、マルチプロセス環境や仮想マシン利用環境にも適用可能なキャッシュメモリの分割管理技術を提供する。 - 特許庁

To provide a memory management device for improving the hit rate of a cache memory when a non-volatile semiconductor memory is used as a main memory.例文帳に追加

不揮発性半導体メモリをメインメモリとする場合において、キャッシュメモリのヒット率を向上することが可能なメモリ管理装置を提供する。 - 特許庁

The semiconductor device includes a central processing unit for output of an address and a cache memory for holding index bits and tag bits.例文帳に追加

本発明に係る半導体装置は、アドレスを出力する中央処理装置と、インデックスビットおよびタグビットを保持するキャッシュメモリとを有する。 - 特許庁

Next, when the host 32 reads the data of the block, it erroneously hits the cache 42 and requests read of the data to the shared disk 2.例文帳に追加

次に、ホスト３２が当該ブロックのデータを読み出す場合、キャッシュ４２にミスヒットし、共有ディスク２に当該データの読み出しを要求する。 - 特許庁

To prevent a useless writing operation to a magnetic disk in a recording and reproducing device such as a magnetic disk drive provided with a cache memory.例文帳に追加

キャッシュメモリを備えた磁気ディスク装置等の記録再生装置に於いて、磁気ディスクに対する無駄な書き込み動作が行われないようにする。 - 特許庁

To provide technology for effectively executing cache management of a database access procedure in a database to improve performance of database operation.例文帳に追加

データベースにおいてデータベースアクセス手順のキャッシュ管理を効果的に行い、データベース操作を高性能化することが可能な技術を提供する。 - 特許庁

To provide a CPU which raises processing speed, and also realizes low power consumption simultaneously in a CPU mounted with a cache memory.例文帳に追加

キャッシュメモリを搭載するＣＰＵにおいて、処理速度を向上するとともに、低消費電力も同時に実現するＣＰＵを提供する。 - 特許庁

In another example, initial allocation of a cache capacity with respect to chart/index data is optimized from an approximate access characteristic of a process content and data.例文帳に追加

また他の例では、処理内容とデータのおよそのアクセス特性から、表・索引データに対するキャッシュ量の初期割り当てを好適化する。 - 特許庁

To provide a cache coherency protocol having five states: Modified, Exclusive, Shared, Invalid and Forward (MESIF).例文帳に追加

修正、排他的、共有、無効、及びフォワード（MESIF）の5つの状態を有するキャッシュ・コヒーレント・プロトコルを本明細書及び特許請求の範囲に記載する。 - 特許庁

A first stream cache control part 115 inputs the number of normal TS packets and the number of broken TS packets from a tuner stability searching part 109.例文帳に追加

第１のストリームキャッシュ制御部１１５は、チューナ安定調査部１０９から正常なTSパケット数、破損したTSパケット数を入力する。 - 特許庁

To increase the throughput of a stem by executing busy-locked resource using processing only in a specific processor and increasing a hit rate of a cache memory.例文帳に追加

繁忙ロック対象資源利用処理を特定のプロセッサのみで実行し、キャッシュメモリのヒット率を高め、システムのスループットを向上させる。 - 特許庁

To prevent disturbed cache coherency without sacrificing the data processing efficiency of a processor in a system allowing multidimensional access to a memory.例文帳に追加

メモリへのアクセスを多元的に行えるシステムにおいて、プロセッサによるデータ処理効率を犠牲にすることなくキャッシュコヒーレンシの乱れを防止する。 - 特許庁

To realize a cache memory for generating a hit signal in a short time by performing comparison of all the bits of an inputted address at a high speed.例文帳に追加

入力されるアドレスの全ビットの比較を高速に実行し、ヒット信号の生成を短時間に行うことができるキャッシュメモリを実現する。 - 特許庁

Thus, it is possible to guarantee the end of the cache exchange processing before control processing corresponding to the updated control mode is executed.例文帳に追加

これによって、更新後の制御モードに対応する制御処理が行われる前にキャッシュ入換え処理が終了することを保証している。 - 特許庁