「Clock In」に関連した英語例文の一覧と使い方(87ページ目) - Weblio英語例文検索

To generate a stable audio clock during a reproducing for a digital signal recording and reproducing device in which video and audio signals are simultaneously recorded.例文帳に追加

映像信号と音声信号を同時に記録するディジタル信号記録再生装置において、再生時の安定なオーディオクロックを生成する。 - 特許庁

The refresh operation in a sleep state is made at timing determined by an internal clock signal generated inside the semiconductor storage device.例文帳に追加

スリープ状態時におけるリフレッシュ動作は、半導体記憶装置の内部で発生される内部クロック信号により規定されるタイミングで行う。 - 特許庁

To provide an integrated circuit designing device for designing an integrated circuit allowing effective reduction in power consumption on a clock line.例文帳に追加

クロック線上における消費電力を効果的に抑えることが可能な集積回路を設計する集積回路設計装置を提供する。 - 特許庁

The data of each bit of a serial data signal are sampled and output in a timing instructed by the sampling clock signal by a sampler block circuit 30_n.例文帳に追加

サンプラブロック回路３０_ｎにより、サンプリングクロック信号が指示するタイミングでシリアルデータ信号の各ビットのデータがサンプリングされて出力される。 - 特許庁

Specifies the width of the clock.The default for analog clocks is 164 pixels; the default for digital clocks is whatever is needed to hold the clock when displayed in the chosen font.例文帳に追加

アナログ時計のデフォルト値は 164 ピクセルである。 デジタル時計のデフォルト値は、選択されたフォントで時計を表示するために必要な幅である。 - XFree86

The control signal CNT is generated based on a counter value K, which is obtained from the clock generating circuit 1, in the power source control means 31.例文帳に追加

制御信号ＣＮＴは、電源制御手段３１において、クロック生成回路１から得られるカウンタ値Ｋに基づいて生成される。 - 特許庁

To provide a receiving device capable of stable clock control over a long time, even in a receiving system without flow control.例文帳に追加

フロー制御を行わないような受信システムにおいても、長時間に渡って安定したクロックの制御が可能な受信装置を提供すること。 - 特許庁

A count number measuring means 500 obtains the sum of the number of the clocks in the clock count storage means 300 and the delay amount setting means 600.例文帳に追加

そして、カウント数計測手段５００において、クロックカウント記憶手段３００と遅延量設定手段６００のクロック数の和を求める。 - 特許庁

To expand low power consumption, a high-speed operation and a noise margin and to reduce the number of elements or the like by reducing the load of a clock signal in a latch circuit.例文帳に追加

ラッチ回路において、クロック信号の負荷を軽減して、低消費電力、高速動作、ノイズマージンの拡大、素子数の削減等を図る。 - 特許庁

On the basis of a clock signal transmitted together with the image data of a detected image, the image data are written in a data holding part.例文帳に追加

検出された画像の画像データとともに送信されたクロック信号に基づいて、前記画像データをデータ保持部へ書き込む構成とする。 - 特許庁

The alarm clock is provided with at least one of a speaker 212, an electronic flash 206, a display 150 and a take-in device 204 as an output device.例文帳に追加

アラームクロックは、スピーカー２１２、ストロボ２０６、ディスプレイ１５０および取込デバイス２０４のうちの少なくとも１つを出力デバイスとして有する。 - 特許庁

A wordline control circuit WS is arranged, and a clock signal CLK is applied to the gate of a cell transistor connected to respective wordlines in common.例文帳に追加

ワード線制御回路ＷＳを配置して、各ワード線に共通接続されたセルトランジスタのゲートにクロック信号ＣＬＫを印加している。 - 特許庁

To obtain the power-saving mode providing lower power consumption by stopping an operating clock of an MPU that controls an entire image forming device in the power-saving mode.例文帳に追加

省電力モードのときに装置全体の制御を行うＭＰＵの動作クロックを停止し、より低電力な省電力モードを実現する。 - 特許庁

On the mantel stood an electric clock, precisely like that in Mr. Fogg's bedchamber, both beating the same second at the same instant. 例文帳に追加

マントルピースの上にフォッグ氏の寝室にあるものと同じ電気時計が置いてあって、二つの時計は秒に至るまで同じ時刻を刻んでいた。 - JULES VERNE『80日間世界一周』

The thing the Time Traveller held in his hand was a glittering metallic framework, scarcely larger than a small clock, and very delicately made. 例文帳に追加

時間旅行者が手に持っていたのは、輝く金属の枠組みで小型の時計よりちょっと大きいだけで、実に入念に作られていた。 - H. G. Wells『タイムマシン』

All this while the little panel of pine wood remained over the chimney in the mill kitchen with the cuckoo clock and the waxen Calvary; 例文帳に追加

この間中ずっと、小さい松の板の絵は、カッコウ時計と蝋でできたキリストの像と一緒に、粉屋の家の暖炉だなの上に飾ってありました。 - Ouida『フランダースの犬』

To provide a pointer type electronic clock, not requiring increase in the number of external operating members such as a switch in spite of increase in the number of pointers and facilitating correcting operation, an operation method for it, and a control program for it.例文帳に追加

指針の数が増えても、スイッチ等の外部操作部材の数を増加させる必要が無く、容易に修正操作できる指針式電子時計、その操作方法、制御プログラムを提供すること。 - 特許庁

To stabilize an operation by securely suppressing variation in ground connection and power source voltage accompanying the clock synchronizing operation of a DAS component in each of a plularity of detector blocks in an X-ray detector system.例文帳に追加

Ｘ線検出器システムにおいて、複数の検出器ブロックそれぞれにおけるＤＡＳ部品のクロック同期動作に伴うアース及び電源電圧の変動を確実に抑制して動作の安定化を図る。 - 特許庁

In the bidirectional shift register, in which unit shift registers for switching the scanning direction are connected in a plurality of stages, a clock signal is made a high level, before or after the timing, when the scanning direction is switched by a control circuit.例文帳に追加

走査方向を切換える単位シフトレジスタが複数段接続された双方向シフトレジスタにおいて、制御回路により走査方向が切り替わる前後のタイミングでクロック信号をハイレベルとする。 - 特許庁

The moving printed paper 3 is received by a delivery conveying system 50 and the printed paper 3 is further conveyed in the conveying direction F in order to feed them at a clock in synchronization with the collection conveyor 10.例文帳に追加

移動する印刷枚葉紙３が排出搬送システム５０によって引き取られ、印刷枚葉紙３を収集コンベヤ１０に同期したクロックで供給するために搬送方向Ｆへさらに搬送され。 - 特許庁

In a second operating mode, a data input-output circuit 1086 converts N pieces of data in parallel which are supplied serially in synchronization with the first internal clock signal to supply write data to selected N pieces of memeory cells.例文帳に追加

同期型半導体記憶装置１０００は、シングルデータレートＳＤＲＡＭ動作モードでは、外部クロック信号ｅｘｔ．ＣＬＫに同期して、入出力バッファ回路１０７２〜１０８２を動作させる。 - 特許庁

To provide a communication method which provides an error detecting means of a physical layer and can be used in an environment (system) in which a clock is not stable in an asynchronous communication using Manchester code.例文帳に追加

マンチェスタ符号を用いた調歩同期通信において物理層の誤り検出手段を提供し、クロックが安定しない環境（システム）での使用が可能となる通信方法を提案する。 - 特許庁

The VCR 12 has a built-in tuner, which has a function to periodically and automatically correct deviation of the built-in clock using a time signal included in a signal of the TV, for example, and re-set to an accurate time.例文帳に追加

ビデオデッキ１２はチューナを内蔵しており、例えばテレビ信号に含まれる時報などによって定期的に自動で内蔵時計のずれを修正し、正確な時刻に設定し直す機能を備えている。 - 特許庁

The receiving signals are converted to charges in input gates CG1-CG5 when inputted in the CCD delay elements 53a-53e, and are transmitted to an electric potential well in the next stage by a two-phase clock.例文帳に追加

各超音波受信信号は、ＣＣＤ遅延素子５３ａ〜５３ｅに入力される際に入力ゲートＣＧ１〜ＣＧ５で電荷に変換され、２相のクロックにより次段の電位井戸に順次転送される。 - 特許庁

A scanner 107 transfers a start pulse azsp in order according to a clock signal azck to scan scanning lines AZL in line sequence and threshold voltage canceling circuits for respective pixels are driven in a unit of a stage.例文帳に追加

スキャナ１０７が、クロック信号ａｚｃｋに応じてスタートパルスａｚｓｐを順次転送することで走査線ＡＺＬの線順次走査を行い、段単位で各画素の閾電圧キャンセル回路を駆動する。 - 特許庁

To provide an in-circuit emulator system for making a user easily change a clock frequency to be supplied from a personal computer in which an in-circuit emulator debugger is started to a microcomputer being an object of debugging.例文帳に追加

インサーキットエミュレータデバッガが起動しているパーソナルコンピュータからユーザがデバッグの対象となるマイクロコンピュータに供給するクロック周波数を容易に変更することができるインサーキットエミュレータシステムを得ること。 - 特許庁

A semiconductor laser driving circuit 6 controls the interval between write-in dot positions by a light beam in a main scanning direction by the mirror 2 on a surface to be scanned 4 based on the write-in clock.例文帳に追加

半導体レーザ駆動回路６は、その書込クロックに基づいて被走査面４上での回転多面鏡２による主走査方向の光ビームによる書き込みドット位置間隔を制御する。 - 特許庁

To reduce generation of clock noise of high-frequency, in an input image signal and in a data signal formed based thereon, in an active-matrix driving type electro-optical apparatus such as a liquid crystal apparatus.例文帳に追加

アクティブマトリクス駆動方式の液晶装置等の電気光学装置において、入力された画像信号中やこれに基づいて生成されるデータ信号中の高周波のクロックノイズの発生を低減する。 - 特許庁

To improve visibility in time information and display information in an information display device and an information display method for displaying supplementary display information on the dial of an analog clock, and an information display program in the information display method.例文帳に追加

アナログ時計の文字盤に付帯的な表示情報を表示する情報表示装置および方法とその情報表示プログラムにおいて、時刻情報と表示情報の視認性の向上させる。 - 特許庁

To prevent error in setting the date and time of a clock 1b or gradual shifting in the same, which is used for determining the measurement date and time of biological information in health care system.例文帳に追加

本発明は、健康管理システムにおいて生体情報の測定日時の決定に用いられる時計１ｂの日時が誤って設定されたり次第にずれたりするのを防止することを課題とする。 - 特許庁

To reduce occurrence of high frequency clock noise or the like in a picture signal under the condition that picture signal lines are increased due to an increase in the number of phase developments, in an electro-optical device of an active matrix driving system.例文帳に追加

アクティブマトリクス駆動方式の電気光学装置において、相展開数の増加による画像信号線の増加という条件下で、画像信号中の高周波のクロックノイズ等の発生を低減する。 - 特許庁

To provide a stream-selecting device and a stream input device, capable of suppressing increase in power consumption and increase in cost, by realizing a small scale circuit and reduce in operating clock frequency of the circuit.例文帳に追加

回路の小規模化及び、回路の動作クロック周波数の低減を実現し、消費電力及びコストの増大を抑止することができるストリーム選別装置及びストリーム入力装置を提供する。 - 特許庁

Recording light is modulated in a pulse state, and information constituted of a plurality of codes having time width of integral multiple of a reference clock period T is recorded in the information recording medium in accordance with the information.例文帳に追加

基準クロック周期Ｔの整数倍の時間幅を有する複数の符号から構成される情報に応じて、記録光をパルス状に変調し、前記情報を情報記録媒体に記録する。 - 特許庁

To make stably generatable dot clock signals even in a case where the period of horizontal synchronization pulses varies in the vicinity of the interval in which vertical synchronization pulses of vertical synchronization signals are generated.例文帳に追加

垂直同期信号の垂直同期パルスが発生する期間の近傍において、水平同期パルスの周期が変化する場合にも、安定したドットクロック信号を生成することのできる技術を提供する。 - 特許庁

Dummy images for carrying out empty clock processing are added to input images in a horizontal direction to produce modification input images having the number N of pixels in a horizontal direction and the number n of pixels in a vertical direction.例文帳に追加

空のクロック処理を行なわせるためのダミー画素を入力画像の水平方向に付加して、水平方向の画素数Ｎ、垂直方向の画素数ｍの変更入力画像を生成する。 - 特許庁

To reduce high-frequency clock noise in an input image signal and in a data signal formed based thereon, in an electro-optical apparatus such as an active-matrix driving type liquid crystal apparatus.例文帳に追加

アクティブマトリクス駆動方式の液晶装置等の電気光学装置において、入力された画像信号中やこれに基づいて生成されるデータ信号中の高周波のクロックノイズの発生を低減する。 - 特許庁

To reduce occurrence of clock noise etc. of high frequency in an image signal under the conditions that the number of image signals increase in accordance with the increase of the number of phase development in an electrooptical device of active matrix driving system.例文帳に追加

アクティブマトリクス駆動方式の電気光学装置において、相展開数の増加による画像信号線の増加という条件下で、画像信号中の高周波のクロックノイズ等の発生を低減する。 - 特許庁

In this image forming device, temperature in a color printer is measured by a temperature sensor 1005, and a controller 1000 allows video clock frequency varying means 91k to 91y to vary clock frequency supplied to each image forming part in accordance with the measured temperature in the color printer and image magnification correcting information corresponding to the temperature stored in a non-volatile memory 1004.例文帳に追加

温度センサ１００５によりカラープリンタ内の温度を測定し、該測定したカラープリンタ内の温度と不揮発性メモリ１００４に格納される温度に対応した画像倍率補正情報とに応じて各画像形成部に供給されるクロック周波数をコントローラ１０００がビデオクロック周波数可変手段９１ｋ〜９１ｙにより可変させる構成を特徴とする。 - 特許庁

This semiconductor device includes a test target circuit 19 being the object of self-diagnosis, a PLL circuit 18 outputting a clock for self-diagnosis to the target circuit 19, a register 16 for diagnosis storing a clock frequency corresponding to an operating speed limit of the target circuit 19, and a control circuit 14 for setting the frequency of the clock output from the PLL circuit 18 in self-diagnosis based on the clock frequency stored in the register 16.例文帳に追加

本発明に係る半導体装置は、自己診断の対象となるテストターゲット回路１９と、テストターゲット回路１９に対して自己診断用のクロックを出力するＰＬＬ回路１８と、テストターゲット回路１９の動作スピード限界に対応するクロック周波数を記憶する診断用レジスタ１６と、診断用レジスタ１６に記憶されたクロック周波数に基づいて、自己診断時にＰＬＬ回路１８から出力されるクロックの周波数を設定する制御回路１４と、を備えるものである。 - 特許庁

The logical circuit including one or more logical blocks and rewritable blocks, has a detection means for detecting the logical blocks generating delay failure in a first clock, and a logical block configuration means that is configured in the rewritable blocks capable of operation in a second clock having more delay than the first clock.例文帳に追加

１以上の論理ブロックと書き換え可能ブロックとを含む論理回路において、第１のクロックにおいて遅延故障が発生した論理ブロックを検出する検出手段と、少なくとも遅延故障が発生した論理ブロックと等価な論理ブロックが並列に２以上配置された論理ブロックを第１のクロックより遅い第２のクロックにおいて動作可能な書き換え可能ブロックの中に構成する論理ブロック構成手段とを有することを特徴とする。 - 特許庁

The control unit 110 outputs a response signal for reporting the fact that the memory device 100 is connected to the host device through the data terminal SDA in an mth (m is at least one integer which satisfies 1≤m≤n) clock cycle corresponding to the ID information of the memory device 100 from among first to nth (n is an integer of 2 or higher) clock cycles which are input in the clock terminal SCK.例文帳に追加

制御部１１０は、クロック端子ＳＣＫに入力されるクロックの第１〜第ｎ（ｎは２以上の整数）のクロックサイクルのうちの当該記憶装置１００のＩＤ情報に対応する第ｍ（ｍは１≦ｍ≦ｎである少なくとも１つの整数）のクロックサイクルにおいて、当該記憶装置１００が接続されていることを通知するための応答信号を、データ端子ＳＤＡを介してホスト装置に対して出力する。 - 特許庁

In detecting a wobble signal from such an optical disk and demodulating the address information, a wobble information detecting method generates an even- ordered harmonic signals and a data clock, multiplies a reproduced wobble signal by the generated even-ordered harmonic signals, accumulates signals obtained by multiplication in each data clock and determines the code of digital information on the basis of an integrated value at the end edge of the data clock.例文帳に追加

ウォブル情報検出方法では、このような光ディスクからウォブル信号を検出してアドレス情報を復調する際に、偶数次の高調波信号及びデータクロックを生成し、再生したウォブル信号に対して生成した偶数次の高調波信号を乗算し、乗算して得られた信号をデータクロック毎に積算し、データクロックの終了エッジでの積算値に基づきデジタル情報の符号を判断する。 - 特許庁

A parallel A/D conversion circuit comprises a plurality of comparators for comparing input signals in parallel, input signal wirings for distributing an input signal to the plurality of comparators, and a sampling clock distribution circuit for distributing a sampling clock for sampling the input signal for the plurality of comparators and determining distributing timing of the sampling clock in accordance with a delay of the input signal by the input signal wirings.例文帳に追加

並列形Ａ／Ｄ変換回路は、入力信号を並列に比較する複数の比較器と、複数の比較器に対して入力信号を分配する入力信号配線と、複数の比較器に対して入力信号をサンプリングするサンプリングクロックを分配し、サンプリングクロックの分配タイミングが、入力信号配線による入力信号の遅延に応じて決定されるサンプリングクロック分配回路とを有している。 - 特許庁

In this clock compensation circuit for the synchronous bus in an information processor having a bus arbiter device 20 connected to the plurality of IO controllers 30, 40, the bus arbiter device 20 has a delay calculation circuit 110 calculating a delay value for compensating a clock, and delay addition circuits 150, 160 adding a delay to the clock distributed to each the input/output controller on the basis of the calculated delay value.例文帳に追加

複数のＩＯ制御装置３０、４０に接続されるバスアービタ装置２０を備えた情報処理装置における同期バスのクロック補整回路において、バスアービタ装置２０が、クロックを補整するためのディレイ値を算出するディレイ算出回路１１０と、算出したディレイ値に基づいて各入出力制御装置に分配するクロックにディレイを付加するディレイ付加回路１５０、１６０とを備える。 - 特許庁

A monitoring camera includes an internal clock 15 which clocks time, a time storing part 55 which stores the time clocked by the internal clock in HDD 29 or EEPROM 13, and a resetting part 57 which resets the current time clocked by the internal clock 15, with the latest time out of the time stored in the HDD 29 or the EEPROM 13, according to the start of power supply from outside.例文帳に追加

監視カメラは、時を計時する内蔵時計１５と、内蔵時計により計時された時刻をＨＤＤ２９またはＥＥＰＲＯＭ１３に記憶する時刻記憶部５５と、外部からの電力供給が開始されることに応じて、ＨＤＤ２９またはＥＥＰＲＯＭ１３に記憶された時刻のうちから最も後の時刻で内蔵時計１５が計時する現在時刻を再設定する再設定部５７と、を備える。 - 特許庁