「Clock In」に関連した英語例文の一覧と使い方(88ページ目) - Weblio英語例文検索

A CPU 10 outputs an address corresponding to a ROM 20 in a phase ϕ1 of a period bisecting a bus clock and outputs an address corresponding to a RAM 30 in a phase ϕ2 to a main address bus 41.例文帳に追加

ＣＰＵユニット１０はバスクロックを２分割した期間のフェーズΦ１でＲＯＭ２０に対するアドレスを、フェーズΦ２でＲＡＭ３０に対するアドレスをメインアドレスバス４１に出力する。 - 特許庁

Time information, that is generated by a CPU (143) for realizing wave ceptor clocks, is sent to a personal computer via a USB cable at a suitable timing, to correct the time in the built-in clock of the personal computer.例文帳に追加

電波時計用ＣＰＵ（１４３）にて生成される時刻情報は、パソコン内蔵時計の時刻修正のために、適当なタイミングで、ＵＳＢケーブルを経由して、パソコンに送り込まれる。 - 特許庁

To stop power feeding to an actuator, when an oscillator falls into failure, in a power supply control apparatus having a PLL circuit which outputs a clock of a bottom operation frequency in the case of input stop.例文帳に追加

入力停止時に最低動作周波数のクロックを出力するＰＬＬ回路を有する電源制御装置において、発振器の故障の場合にアクチュエータへの給電を停止させる。 - 特許庁

In the synchronizing circuit 10, inversion/non-inversion of a clock to be inputted in a bit string acquisition part 18 is switched based on a bit pattern of a bit string acquired by the bit string acquisition part 18.例文帳に追加

同期回路１０では、ビット列取得部１８で取得されたビット列のビットパターンに基づいて、ビット列取得部１８に入力されるクロックの反転／非反転が切り替えられる。 - 特許庁

In addition to a driving section that drives a rotary polygon mirror in response to a supplied clock signal, the image forming apparatus includes a frequency adjustment section, a phase difference determining section, and a switching control section.例文帳に追加

画像形成装置は、供給されたクロック信号に応じて回転多面鏡を駆動する駆動部に加え、周波数調整部、位相差決定部及び切換制御部を含む。 - 特許庁

To provide a non-contact IC card in which both quickness and stability are made compatible in bi-directional communication with an external device by switching an operation clock driving an IC chip.例文帳に追加

ＩＣチップを駆動する動作クロックを切換えることにより、外部装置との間の双方向通信において、高速性と安定性を両立させた非接触ＩＣカードを提供する。 - 特許庁

When a determination key 62 is pressed in a state in which the frequency is being rocked, it is controlled so as to stop the rocking and to output the panel clock 341 of the frequency when stopped.例文帳に追加

周波数が揺動している状態で、決定キー６２が押された場合には、この揺動を停止するよう制御し、停止した時の周波数のパネルクロック３４１を出力する。 - 特許庁

In the method, a function-described specification of a semiconductor integrated circuit is logically composed, and a GCB which requires the propagation of a clock in a memory test is then extracted from a net list 1 (S1-1).例文帳に追加

機能記述された半導体集積回路の仕様を論理合成した後、ネットリスト１から、メモリ試験時にクロックを伝播させる必要のあるＧＣＢを抽出する（Ｓ１−１）。 - 特許庁

To provide a burn-in test method by operating a semiconductor device of an inspection object with a real operation clock at high speed, without providing an expensive high-speed MPU and high-speed comparator to the burn-in system.例文帳に追加

バーンイン装置に高価な高速ＭＰＵや高速コンパレータを設けることなく、検査対象の半導体デバイスを実動作クロックで高速動作させながらバーンイン試験を行う。 - 特許庁

To provide a clock control circuit capable of moving to a low power mode in accordance with an idle time for a short time and reducing power consumption with a configuration that is easily included in a data processor.例文帳に追加

データ処理装置に組み込容易な構成で、短時間のアイドルタイムに応じて低電力モードに転移、消費電力の大幅な削減が可能なクロック制御回路を提供する。 - 特許庁

To provide a reproduction clock generation circuit which pulls in PLL stably and quickly without being affected by a flaw on a medium in a short preamble section rather than a fixed cycle pattern.例文帳に追加

一定周期パターンではない短いプリアンブル部にて媒体の傷等の影響を受けず、安定に高速にＰＬＬを引き込むことが可能な再生クロック生成回路を提供する。 - 特許庁

To provide a memory control unit capable of efficient data transmission and reception, having a low power consumption mode such as self-refresh by means of a clock enable signal, in addition to refresh, in case that the memory being connected is a synchronous DRAM, and capable of efficiently performing the refresh and the self-refresh.例文帳に追加

効率よくデータの送受信が可能であり、また、接続されるメモリが同期式のＤＲＡＭの場合、セルフリフレッシュを効率よく行い、低電力化を図る。 - 特許庁

To reduce the transmission of a high frequency clock pulse signal by using a signal line in the comparatively longer space between a DSP and a digital-analog converter in a data signal transmission/receiver for an MD player.例文帳に追加

ＭＤプレーヤ用データ信号送受装置10において、比較的長いＤＳＰ16−ディジタル−アナログ変換器11間で信号線を使っての高周波数のクロックパルス信号を伝送を減らす。 - 特許庁

A data input/ output circuit starts output of read-out data and input of write-in data synchronizing with an edge of the clock signal set in accordance with receiving timing of a command signal.例文帳に追加

データ入出力回路は、読み出しデータの出力および書き込みデータの入力を、コマンド信号の受信タイミングに応じて設定されたクロック信号のエッジに同期して開始する。 - 特許庁

In addition, a time information acquisition and writing part 23 acquires time information from a clock function part 21 to be cumulatively stored in a storage part 27 when detection by the overcurrent detection part 14 is performed.例文帳に追加

また、時刻情報取得・書込部２３は、過電流検知部１４による検知がなされた場合に、時計機能部２１から時刻情報を取得して記憶部２７に累積記憶させる。 - 特許庁

Similarly, in the case of the input signal B, count 6 is obtained, and in the case of the input signal C, count 5 is obtained so that count accuracy being the same as count accuracy obtained by doubling a clock frequency can be obtained.例文帳に追加

同様に入力信号Ｂの場合は６カウント、入力信号Ｃの場合は５カウントとなり、クロックの周波数を２倍にしたのと同じカウント精度を得ることができる。 - 特許庁

To improve synchronous characteristics of reference carrier sampling clock reproduction and to improve the pull-in characteristic of an AGC circuit on an orthogonal multi-carrier signal modulation/demodulation device, especially in a demodulator.例文帳に追加

直交マルチキャリア信号変復調装置に係り、特に復調器における基準キャリア・サンプリングクロック再生の同期特性の改善とＡＧＣ回路の引込み特性の改善に関する。 - 特許庁

A locking confirmation supporting electronic device is composed of an electronic clock and a key use sensor 20 arranged in a case 4 for the electronic device installed in a reel case 1 by a hinge.例文帳に追加

施錠確認支援用電子装置は、リールケース２にヒンジにより取付けられている電子装置用ケース４に配置された電子時計とキー使用センサ２０で構成されている。 - 特許庁

Further, in an example of the connecting structure between the microcomputer and the EEPROMic in this embodiment, an interruption terminal 602 outputting an interruption signal from the microcomputer 102 is connected to the clock signal line (CLK) 602.例文帳に追加

さらに、本実施の形態によるマイコンとEEPROMicとの接続構成例では、マイコン(102)からの割り込み信号を出力する割り込み端子(602)をクロック信号線(CLK)(602)に接続している。 - 特許庁

In a secondary difference detecting circuit 20, an absolute value B and the polarity of a secondary difference, which is the difference in the absolute value A of the primary difference between a certain pixel and a pixel preceding for one clock, are detected.例文帳に追加

２次差分検出回路２０で、ある画素と１クロック前の画素との間の１次差分の絶対値Ａの差分である２次差分の絶対値Ｂと極性を検出する。 - 特許庁

As a result, an erasure rate in overwriting of data can be maintained at a high rate even when the period (T) of a clock is shortened in order to realize the high data transfer rate.例文帳に追加

これにより、高データ転送レートを実現するためにクロックの周期（Ｔ）を短縮した場合であっても、データの上書き時における消去率を高く保つことが可能となる。 - 特許庁

In a station side device 1, an edge detection circuit 20 compares a burst signal BD with a clock signal CLK in phase and outputs a phase difference signal showing a phase difference ϕ between them.例文帳に追加

局側装置１において、エッジ検出回路２０は、バースト信号ＢＤとクロック信号ＣＬＫの位相を比較し、それらの位相差φを示す位相差信号を出力する。 - 特許庁

The imaging data written in the storage part 1072 are read at timing synchronized with the clock CLK2 by control of a reading control part 1074 and processed in a signal processing part 1075.例文帳に追加

記憶部１０７２に書き込まれた撮像データは読み出し制御部１０７４の制御により、クロックＣＬＫ２に同期したタイミングで読み出され、信号処理部１０７５において処理される。 - 特許庁

Further, the driving conditions are changed so that the frequency of a reference clock used for pulse modulation comes to higher in the low gradation region of the driving data than in the high gradation region.例文帳に追加

駆動条件として、パルス幅変調に用いる基準クロックの周波数を、駆動データの低階調領域において、高階調領域よりも高くなるように変更する。 - 特許庁

To synchronize time of a built-in clock by using time information of a network server even in a control terminal which is not provided with a function for acquiring the time information of a network time server.例文帳に追加

ネットワークタイムサーバの時刻情報を取得する機能を備えていない制御端末において、ネットワークサーバの時刻情報を利用して内蔵時計の時刻合わせを行う。 - 特許庁

Further, upon the receipt of a backlight interruption signal from the RTC111, the application CPU102 in the sleep state in the suspend mode is started at the low frequency clock to light a backlight 110.例文帳に追加

また、サスペンドモードでスリープ状態のアプリケーションＣＰＵ１０２がＲＴＣ１１１からバックライト割込信号を受信すると、低クロックで起動してバックライト１１０を点灯する。 - 特許庁

An adder 102, an initial value register 103, a counter value selector 104 and a counter 105 constitute an upcounter to update a count value in the unit of a predetermined discrete value in synchronization with the count clock.例文帳に追加

加算器１０２、初期値レジスタ１０３、カウンタ値セレクタ１０４、およびカウンタ１０５によってアップカウンタを構成し、カウントクロックに同期して、所定の計数値単位で、カウント値を更新する。 - 特許庁

To quickly capture a satellite signal, even if satellite search reference frequency fluctuates, by frequency fluctuation in a SPS clock source caused by temperature elevation or the like, in an SPS receiver.例文帳に追加

ＳＰＳ受信装置で、温度上昇等によりＧＰＳ用クロック源の周波数変動によって衛星サーチ基準周波数が変動したとしても、衛星信号を迅速に捕捉する。 - 特許庁

To provide a data reproducing device which stably generates a clock with satisfactory accuracy even in the case of drastic deterioration in the resolution of a reproduction signal and uses high-speed and stable data PLL.例文帳に追加

再生信号の分解能が著しく低下した場合にも、安定して精度よくクロックを生成し、高速かつ安定したデータＰＬＬを用いたデータ再生装置を提供する。 - 特許庁

The IC 2 on a reception side performs the reception by judging an effective time of the data in Hi pulse periods of a DMA acknowledge signal 52 issued in half-cycle periods of Hi pulses of the clock 56.例文帳に追加

受信側のＩＣ２は、クロック５６のＨｉパルスの半周期間発行されるＤＭＡアクノリッジ信号５２のＨｉパルス期間でデータの有効な時間を判断し受信する。 - 特許庁

To allow an arbiter in a switch matrix system to arbitrate multiple bus transaction requests in a single bus frequency clock cycle, by operating at a frequency greater than the bus frequency.例文帳に追加

スイッチマトリクスシステム内のアービターは、バス周波数より大きい周波数で動作することにより、単一のバス周波数クロックサイクルにおける複数のバストランザクションリクエストを調停する。 - 特許庁

A serial-parallel conversion device SP_i converts the data signal D_IN in the serial format into an intermediate data signal D_INTi in a parallel format using the corresponding clock signal CLK_i.例文帳に追加

シリアルパラレル変換器ＳＰ_ｉは、シリアル形式のデータ信号Ｄ_ＩＮを対応するクロック信号ＣＬＫ_ｉを用いてパラレル形式の中間データ信号Ｄ_ＩＮＴｉに変換する。 - 特許庁

Furthermore, because a waveform on the wired-OR wire does not change in a case where internal commands are continuously created in n clock cycles, reduction of the power consumption is also achieved.例文帳に追加

さらに、ｎクロックサイクルで内部コマンドが連続生成されるケースでは、ワイヤードオアされた配線上の波形が変化しないことから、消費電力を削減することも可能となる。 - 特許庁

To reliably use a counter value latched on the basis of winning by the entry of a game ball in game control, in a game machine where the value of a counter for counting clock signals is a random number value.例文帳に追加

クロック信号を計数するカウンタの値を乱数値とする遊技機において、遊技球の入賞に基づいてラッチされたカウンタ値を確実に遊技制御で使用できるようにする。 - 特許庁

A shift register 131 has a number of stages in accordance with the number of scanning lines, in which each stage outputs a start pulse having a predetermined width, following a clock signal CLY and sequentially shifting.例文帳に追加

シフトレジスタ１３１は、走査線数に応じた段数を有し、各段は、予め定められた幅を有するスタートパルスを、クロック信号ＣＬＹにしたがって順次シフトして出力する。 - 特許庁

This earth clock is provided with a mechanism in which a scale map (1) of the earth with the North Pole as the center is rotated counterclockwise once in one day by a drive part (3) over a dial (2) calibrated by 24 hours.例文帳に追加

２４時間刻みの文字盤（２）の上を、北極を中心とした地球の縮尺図（１）が、反時計回りに、駆動部（３）により一日に一回転する機構を設ける。 - 特許庁

The clock period is varied according to the line velocity V and the parameter for pulse separation in the recording laser pulses is changed in order to respond to different line velocities on the phase transition type recording medium.例文帳に追加

相変化型記録媒体上での異なる線速度に対応するために、線速度Ｖに従ってクロック周期を変えると共に、記録レーザパルスにおけるパルス分割のパラメータを変更する。 - 特許庁

A rise and fall detecting means 100 detects the rise or fall of the digital signal DS1, and the number of clocks in the detection are stored in a clock count number storage means 300.例文帳に追加

デジタル信号ＤＳ１の立ち上がりもしくは立ち下りを立ち上がり立ち下り検出手段１００で検出し、その時のクロック数をクロックカウント数記憶手段３００に記憶する。 - 特許庁

To theoretically prevent a fundamental wave and a harmonic component of a clock signal from generating in an EMI measuring band, in the transmission system of the signal from a transmitting part to a receiving part.例文帳に追加

クロック信号の送信部から受信部への伝送系において、その基本波及び高調波成分が、ＥＭＩ測定帯域内で原理的に発生しないようにすること。 - 特許庁

To provide a clock synchronization circuit capable of stable communication even in the case that different clocks are used in a plurality of circuits, and a semiconductor device provided therewith.例文帳に追加

複数の回路間で異なるクロックを使用した場合であっても、安定した通信が可能であるクロック同期回路及びそれを備えた半導体装置の提供を課題とする。 - 特許庁

The delay quantity in the delay circuit is adjusted in response to the control signal, so that the frequency multiplier can automatically adjust the duty cycle of the clock to be multiplied.例文帳に追加

よって、本発明による周波数逓倍器は制御信号に応答して遅延回路の遅延量を調節することにより、逓倍されるクロックのデューティサイクルを自動的に調整できる。 - 特許庁

The voltage of the most sensitive noise detection line S010 which is internally oblong in terms of a layout and close to a power source line and a GND line is taken in by a system clock S001.例文帳に追加

レイアウト的に内部で長く細く、かつ電源ラインやＧＮＤラインに近接している一番センシティブなノイズ検知ラインＳ０１０の電圧をシステムクロックＳ００１で取り込む。 - 特許庁

To provide an equalizer capable of generating a clock phase from a node by shortening a delay time of a signal in a feedback route and making the node that succeeds in equalization exist.例文帳に追加

帰還経路における信号の遅延時間を短縮し、かつ等化に成功したノードを存在させて、そのノードからクロック位相を生成することができる等化装置を提供する。 - 特許庁

The drive circuit or the detection circuit includes a sampling point adjustment circuit which adjusts the phase of a clock for use in sampling of the discrete-time filter and adjusts a sampling point in the discrete-time filter.例文帳に追加

駆動回路又は検出回路は、離散時間型フィルタのサンプリング用のクロックの位相を調整し、離散時間型フィルタでのサンプリング点を調整するサンプリング点調整回路を含む。 - 特許庁

To provide an acceleration sensor module unaffected by noise in a power source voltage even in cases where a clock is utilized for converting capacitance into a voltage since a sensor part is of a capacitance type.例文帳に追加

センサ部が容量式で容量を電圧に変換する際クロックを利用する場合でも、電源電圧のノイズに影響されない加速度センサモジュールを提供することである。 - 特許庁