「Clock In」に関連した英語例文の一覧と使い方(86ページ目) - Weblio英語例文検索

In an imaging apparatus, a microcomputer (102) acquires a value T1 indicating the present date, which is output from a real-time clock (RTC) (106) when a user sets an initial value.例文帳に追加

マイコン（１０２）は、ユーザが初期値を設定した時点でＲＴＣ（１０６）から出力される現在の日時の値Ｔ１を取得する。 - 特許庁

pertaining to a transmission technique that requires a common clock signal (a timing reference) between the communicating devices in order to coordinate their transmissions 例文帳に追加

それらの伝達を調整するために通信装置間で共通のクロック信号（タイミング参照）を必要とする伝送技術に関係するさま - 日本語WordNet

If the interval specified in req is not an exact multiple of the granularity underlying clock (see time (7)), then the interval will be rounded up to the next multiple. 例文帳に追加

reqで指定された期間が、内部で使用されるクロックの粒度の倍数になっていない場合、期間は一番近い倍数に切り上げられる。 - JM

To provide a technology for easily sufficing timing margin of clock synchronism required for high speed memory access in which an access data rate exceeds 1 Gbps.例文帳に追加

アクセスデータレートが１Ｇｂｐｓを超えるような高速メモリアクセスに必要なクロック同期のタイミングマージンを充足し易くする技術を提供する。 - 特許庁

Further, the third gate (G3) outputs a third signal (/Q) corresponding to the second signal (N2) in response to the second level (L level, for example) of the clock.例文帳に追加

更に、第３のゲート（G3）は、クロックの第２のレベル（例えばＨレベル）に応答して、第２の信号（N2）に対応する第３の信号（/Q）を出力する。 - 特許庁

When the system clock frequency varies, preset values in the controller 145 are used to initialize an up/down counter 143 and also set registers.例文帳に追加

また、システムクロック周波数が変化する時に、コントローラ１４５内のプリセット値を用いてアップダウンカウンタ１４３の初期設定とレジスタ設定を行う。 - 特許庁

The digital circuit 1 operates in accordance with a clock CK, and outputs an analog circuit control signal S1 for controlling the operation of the analog circuit 2.例文帳に追加

デジタル回路１は、クロックＣＫに従って動作し、アナログ回路２の動作を制御するためのアナログ回路制御信号Ｓ１を出力する。 - 特許庁

The structure of reconfigurable setting data makes timing information of signal change in the control signal correspond to the clock signal.例文帳に追加

制御信号を作成するための設定データの構造であって、制御信号中の信号変化のタイミング情報をクロック信号に対応させる。 - 特許庁

To eliminate the need of a buffer for absorbing the difference, if any, between the transmission rate of a transmission line and the processing clock rate in the transmitter.例文帳に追加

伝送路の伝送レートと装置内部の処理のクロックレートが違う場合であっても、その違いを吸収するためのバッファを不要にする。 - 特許庁

Thereby clock frequency for reading data can be reduced while preventing the deterioration of visibility in driving the display 5.例文帳に追加

したがって、ディスプレイ５を駆動する際に、視認性の低下を防ぎつつ、データ読み込みのためのクロック周波数を低減することが可能となる。 - 特許庁

To provide a dynamic reconfiguration device capable of: suppressing power consumption by clock wiring; and performing a larger number of processings in reduced power consumption.例文帳に追加

クロック配線による消費電力を抑えることが可能で、低消費電力でより多くの処理を行える動的再構成デバイスを得る。 - 特許庁

In the phase correction circuit 11, the complex multiplication of the phase correction signal to signals after the FFT operation is performed and the clock phase error is corrected.例文帳に追加

位相補正回路１１では、ＦＦＴ演算後の信号に対して位相補正信号を複素乗算し、クロック位相誤差の補正を行う。 - 特許庁

A data bus junction 28 receives data output from the synchronous memory in accordance with the clock signal CLK given to the synchronous memory.例文帳に追加

データバス接続部２８は、同期型メモリに与えられるクロック信号ＣＬＫに基づいて、同期型メモリから出力されるデータを受信する。 - 特許庁

The first sampling circuit samples a logical state of input data in response to the first edge of the first clock signal and maintains the result of the sampling.例文帳に追加

第１サンプリング回路は、第１クロック信号の第１エッジに応答して入力データの論理状態をサンプリングしてサンプリング結果を維持する。 - 特許庁

To provide a semiconductor device and the like, which can avoid malfunctions at the time of operating in synchronization using a plurality of clock signals of different frequencies.例文帳に追加

周波数の異なる複数のクロック信号に同期して動作する際の誤動作を防止することができる半導体装置等を提供する。 - 特許庁

Template areas Ret1, Ret2, and Ret3 in functional blocks BL1, BL2, and BL3 presents sizes of clock trees CT1, CT2, and CT3.例文帳に追加

各機能ブロックＢＬ１，ＢＬ２，ＢＬ３内におけるテンプレート領域Ｒｅｔ１，Ｒｅｔ２，Ｒｅｔ３は、クロック木ＣＴ１，ＣＴ２，ＣＴ３の大きさをそれぞれ表している。 - 特許庁

To provide an image reader which does not need to change waiting software even when a CPU and a CPU clock are changed in an optical adjustment processing.例文帳に追加

光学調整の処理でＣＰＵ、ＣＰＵクロックを変更しても時間待ちのソフト変更をする必要がない画像読取装置を提供する。 - 特許庁

To provide a wireless device capable of reducing a noise that is caused in a radio signal by a clock signal of a radio transmission circuit.例文帳に追加

無線送信回路のクロック信号に起因して無線信号に生じるノイズを低減することが可能になる、無線装置を提供すること。 - 特許庁

To provide a parallel/serial conversion circuit capable of varying the frequency ratio of both clock frequencies in converting parallel data into serial data.例文帳に追加

パラレルデータからシリアルデータへの変換に際して、双方のクロック周波数について周波数比を可変にするパラレル／シリアル変換回路を提供する。 - 特許庁

To provide a semiconductor integrated circuit device capable of controlling an inner clock signal in accordance with the capacity of an individual semiconductor integrated circuit device.例文帳に追加

半導体集積回路装置の個々の能力に応じて内部クロック信号を制御できる半導体集積回路装置を提供する。 - 特許庁

To prevent a malfunction in fetching data at the time of signal transition to a HiZ state when a bidirectional data strobe signal is fetched as a clock.例文帳に追加

双方向のデータストローブ信号をクロックとして取り込む際に信号のＨｉＺ状態遷移時のデータ取り込みの誤動作を防止する。 - 特許庁

To provide a cross-connect apparatus capable of performing clock reproduction of a CBR signal before and after packetization processing, in the cross-connect apparatus using a packet switch.例文帳に追加

パケットスイッチを用いたクロスコネクト装置において、パケット化処理前後でCBR信号のクロック再生が可能なクロスコネクト装置を提供すること。 - 特許庁

To install a clock display monument requiring an electric power source in a desired place, without laying wiring using a commercial electric power source.例文帳に追加

商用電源を利用する配線も引くことなく、電源を必要とする時計表示モニュメントを希望する場所に設置することを可能にする。 - 特許庁

In a DA converter 4 for receiving a digital signal S0b from the digital signal processing unit 3, a clock signal S3 is further subjected to delay compensation.例文帳に追加

さらに、デジタル信号処理部３からのデジタル信号Ｓ０ｂを受けるＤＡコンバータ４においても、クロック信号Ｓ３に遅延補償する。 - 特許庁

In addition, the selection circuit 3 outputs an external clock CK1 to each part of the circuit after a register 12 is set by a switching signal from the outside.例文帳に追加

また、選択回路３は、外部からの切替信号によってレジスタ１２がセットされた後は、外部クロックＣＫ１を回路各部へ出力する。 - 特許庁

To constitute a time clock, a totalization and management system for clocking-in/out data, etc., which enable one employee to use multiple time clocks.例文帳に追加

一の従業者が複数のタイムレコーダを使用可能とした、タイムレコーダ、出退勤データの集計・管理システム等を安価に構成すること。 - 特許庁

The memory control means generates, in response to the clock, a data strobe signal shifted between a first potential state and a second potential state.例文帳に追加

メモリ制御手段は、前記クロックに対応し、第１の電位状態と第２の電位状態とに遷移するデータストローブ信号を生成する。 - 特許庁

To simultaneously realize supply of power or a clock and two-way communication of serial data by only two contacts in a contact type data carrier system.例文帳に追加

接触式データキャリアシステムにおいて、２個の接点のみで、電力やクロックの供給と、シリアルデータの双方向通信を同時に可能にする。 - 特許庁

The method for receiving data in an integrated circuit chip includes receiving a data signal and a first clock signal transmitted by a transmission chip.例文帳に追加

集積回路チップでデータを受信する方法は、送信チップで送信されるデータ信号および第１のクロック信号を受信することを含む。 - 特許庁

A clock phase of one of the stations mutually located at geographically distant locations is supplied to the other station by adding delays produced in the inter-office transmission.例文帳に追加

互いに地理的に離間している一方の局のクロック位相を他方の局に局間伝送で生じる遅延を加えて供給する。 - 特許庁

The apparatus 100 is provided with a shift circuit 140 in which the irradiation timing of the laser beam with reference to the clock pulses is shifted at prescribed intervals.例文帳に追加

レーザ測距装置１００は、前記クロックパルスに対するレーザ光の照射タイミングを所定間隔でシフトさせるシフト回路１４０を備える。 - 特許庁

An apparatus for implementing a digital phase-locked loop includes a voltage-controlled oscillator that generates a primary clock signal in response to a VCO control voltage.例文帳に追加

デジタル位相ロックループを実施する装置は、ＶＣＯ制御電圧に応答して１次クロック信号を発生する電圧制御式発振器を含む。 - 特許庁

A pulse signal having the prescribed pulse width is generated by detecting an edge of the prescribed direction of an external clock signal in a control circuit 500.例文帳に追加

制御回路５００では外部クロック信号の所定方向のエッジを検出して所定のパルス幅を有するパルス信号が生成される。 - 特許庁

The row decoding section decodes a row address in response to a first clock to activate one of word lines corresponding to the decoded row address.例文帳に追加

ローデコーディング部は、第１クロックに応答してローアドレスをデコーディングして前記デコーディングされたローアドレスに対応するワードラインを活性化させる。 - 特許庁

To provide a device and a method for temperature compensation in a clock oscillator using quartz crystals which is assembled with dual crystal oscillators therein.例文帳に追加

二連式水晶発振器を組み込んだ、水晶振動子を用いたクロック発振器において温度を補償するための機器及び方法である。 - 特許庁

To provide a semiconductor device capable of adjusting a timing deviation between a clock signal and a data signal in an input circuit.例文帳に追加

入力回路でのクロック信号及びデータ信号のタイミングずれを調整することが可能な半導体装置を提供することを目的とする。 - 特許庁

The test circuit 104 samples the target signal 103 at a timing selected among a plurality of possible timings in the clock cycle of the lock signal 101.例文帳に追加

テスト回路(104)は、クロック信号(101)のクロック周期内における複数の可能なタイミングから選択されたタイミングで、ターゲット信号(103)をサンプリングする。 - 特許庁

The hemodynamometer stores a measured blood pressure value with associated input information from a clock 106 showing a measurement time in a memory 107.例文帳に追加

血圧計は、測定された血圧値に、クロック１０６から入力される測定時刻を表わす情報を対応付けてメモリ１０７に格納する。 - 特許庁

To provide a clock generation circuit which can be commonly used in a plurality of different broadcasting systems and achieve simplification and miniaturization of a circuit composition.例文帳に追加

異なる複数の放送方式で共用でき、しかも回路構成の簡単化及び小型化を図り得るクロック生成回路を提供する。 - 特許庁

An eccentric component calculated by performing discrete Fourier transformation for the number of clock signals clocked for each servo frame is stored beforehand in a storage part.例文帳に追加

サーボフレームごとに計測されたクロック信号数を離散フーリエ変換して算出された偏心成分を予め記憶部に記憶しておく。 - 特許庁

A disk playback device that is a sink-side device is adapted to obtain a digital audio signal by executing disk playback processing in accordance with the audio clock CLK_Arg.例文帳に追加

シンク側の機器であるディスク再生装置は、このオーディオクロックCLK_Argによりディスク再生処理を実行してデジタルオーディオ信号を得るようにされる。 - 特許庁

This Moore type state machine 20 uses a clock synchronous memory 30, and data expressing a state S of the Moore type state machine 20 are stored in each address of the memory 30.例文帳に追加

クロック同期型メモリ３０を用い、このメモリ３０の各アドレスにムーア型ステートマシン２０の状態Sを表すデータを格納しておく。 - 特許庁

A representative memory card/module in accordance with the present invention includes one or more memory devices, and a memory interface which includes a data bus, a command line, and a clock line.例文帳に追加

本発明による代表的なメモリカード／モジュールは、メモリ装置と、データバス、コマンドライン、及びクロックラインを含むメモリインターフェイスと、を含んでいる。 - 特許庁

A synchronous module synchronizes the clock rate, at which the pixel value is shifted along the image sensor element 14, with the speed of the target 15 moving in the direction 20.例文帳に追加

同期モジュールは、画素値を画像センサエレメント１４に沿ってシフトさせるクロックレートを方向２０に移動するターゲット１５の速度と同期させる。 - 特許庁

A latch signal generation circuit 533 outputs latch signals to a random number value storage circuit 531 in synchronism with inverted or delayed clock signals.例文帳に追加

ラッチ信号生成回路５３３は、反転または遅延させたクロック信号に同期して、ラッチ信号を乱数値記憶回路５３１に出力する。 - 特許庁