「Clock In」に関連した英語例文の一覧と使い方(91ページ目) - Weblio英語例文検索

To provide a horizontal synchronization reproducing method and device capable of obtaining a stable clock by reducing the influence of noise included in a video signal.例文帳に追加

映像信号中に含まれるノイズの影響を低減して、安定したクロックを得ることが可能な水平同期再生方法および装置を提供する。 - 特許庁

A DC-DC converter 210 raises an input voltage in accordance with a clock signal CK having a prescribed frequency and outputs a first driving voltage.例文帳に追加

ＤＣ−ＤＣコンバータ２１０は所定周波数のクロック信号ＣＫに応じて入力電圧を昇圧して第１駆動電圧を出力する。 - 特許庁

A pull up drive section (53) outputs a first clock signal (CLK) as the gate signal (GOUT_M-1) to a corresponding gate line through an output terminal (OUT) in response to the control signal (CNTR_M).例文帳に追加

プルアップ駆動部(53)は制御信号(CNTR_M)に応じて第一のクロック信号(CLK)をゲート信号(GOUT_M-1)として出力端子(OUT)を通してゲートラインに送出する。 - 特許庁

The N-line M-stage shift register circuit 101 and the comparators 103 are operated in synchronization with a clock signal CK at several hundreds MHz.例文帳に追加

前記Ｎ行並列配置Ｍ段のシフトレジスタ回路１０１と前記比較回路１０３とは、数百ＭＨｚのクロック信号ＣＫによって動作する。 - 特許庁

To provide a technology for accurately detecting a symbol timing without the need for using a synchronous word in the case of recovering a symbol clock on the basis of a digital modulation signal.例文帳に追加

デジタル変調信号に基づき、シンボルクロックを再生するに際し、同期ワードを用いる必要なく、シンボルタイミングを精確に検出する技術を提供する。 - 特許庁

To provide a sensor system and a sensor unit thereof capable of accurately receiving data even if deviation occurs between each sensor unit in an embedded clock operation.例文帳に追加

各センサユニット間の内蔵クロック動作にずれが生じる場合であっても正確なデータ受信が可能なセンサシステム及びそのセンサユニットを提供する。 - 特許庁

An address counter 41 and a black pixel data hold section 42 are provided to a modulation data generation section 11 in the device for generating a pixel clock and a pulse modulation signal 10.例文帳に追加

画素クロック及びパルス変調信号生成装置１０の変調データ生成部１１にアドレスカウンタ４１と黒画素データ保持部４２とを設ける。 - 特許庁

To eliminate the latching mistake of an image signal generated when a digital signal is transmitted through a cable having a length of a certain degree and a clock signal is increased in speed.例文帳に追加

デジタル信号をある程度の長さのケーブルを伝送させ、かつクロック信号が高速化される場合に生じる映像信号のラッチミスをなくす。 - 特許庁

To provide a technology capable of easily and accurately generating tempo clock which is synchronized with a music piece included in an audio signal.例文帳に追加

精度良く簡易に、オーディオ信号に含まれる楽曲に同期したテンポクロックを生成することを可能にする技術を提供することを目的とする。 - 特許庁

When a receiver 31 accumulates reception data in a reception delay means 312 and inputs an output instruction, it is synchronized with a clock and starts outputting data.例文帳に追加

受信装置３１は、受信データを受信遅延手段３１２に蓄積し、出力指示を入力すると、クロックに同期してデータ出力を開始する。 - 特許庁

To provide an imaging apparatus for facilitating a phase adjustment in switching of a frequency of a clock and making it difficult to visually recognize a pattern of beat noise.例文帳に追加

クロックの周波数の切り換えに伴う位相調整を容易にするとともに、ビートノイズのパターンを視認し難くすることができる撮像装置を提供する。 - 特許庁

Sequentially, it executes a random circuit setting program and sets a random number maximum value, a random number updating method, a period of an internal clock signal, and the like in the random number circuit.例文帳に追加

続いて、乱数回路設定プログラムを実行して、乱数最大値、乱数更新方式及び内部クロック信号の周期などを乱数回路に設定する。 - 特許庁

On the other hand, the connection IDs are dissident, it means that the date and time information in the clock section 46 is revised, and hence the photographing date and time information is judged incorrect.例文帳に追加

一方、接続ＩＤが一致しない場合は、時計部４６内の日時情報が変更されているから、撮影日時情報は正しくないと判定する。 - 特許庁

A reference clock part 206 of facsimile equipment 201 clocks the time (standard time) in the case wherein the time adjustment system like the summertime system is not adopted.例文帳に追加

ファクシミリ装置２０１の基準クロック部２０６はサマータイム制度のような時刻調整制度を採用しない場合の時刻（標準時刻）を計時している。 - 特許庁

The driving circuit 88 changes a current applied to the primary side of the transformer 86 in accordance with the pulse width of a driving clock output from a pulse width modulation section 96.例文帳に追加

駆動回路８８は、パルス幅変調部９６が出力する駆動クロックのパルス幅に応じて、トランス８６の一次側に流れる電流を変化させる。 - 特許庁

Further, the electric characteristic measuring device has A and B clocks 7 and 8 with different frequencies, and the slower clock is used in the time range other than the measuring and calculation.例文帳に追加

さらに本電気特性測定装置は、異なる周波数のＡ，Ｂクロック７，８を備えており、計測・計算時以外の時間帯は、遅いクロックを使用する。 - 特許庁

That is, when a microcomputer 2 stops and starts clock generation, each operational amplifier is held in a status that the constant currents are increased, and that the responding speed is high.例文帳に追加

つまり、マイコン２がクロック生成を停止するときおよび開始するときは、各オペアンプを定電流が増加した応答速度の速い状態に維持しておく。 - 特許庁

To provide a method for decrease in the cost of constitution which is necessary to a distance measurement, to measure the distance between devices using a low-frequency clock signal.例文帳に追加

低周波クロック信号を利用してデバイス間の距離を測定し、距離を測定するのに必要な構成のコストを軽減できる方法を提供すること。 - 特許庁

To suppress malfunction due to external noise etc., by adjusting a difference in delay time between a data and a clock signal and giving margins to a set-up time and a hold time.例文帳に追加

データとクロック信号との遅延時間の差を調整し、セットアップ時間とホールド時間に余裕を持たせて、外来ノイズなどによる誤動作を抑制する。 - 特許庁

To provide a clock generating apparatus for warranting an operation response when a frequency of an output signal is unstable in an operation start state or the like and reducing the power consumption.例文帳に追加

動作開始時等の出力信号の周波数が不安定な状態のときの動作応答を保証するとともに低消費電力化を図る。 - 特許庁

In a second section following the first section, main data are recorded on the disk by a reference clock whose phase is shifted by a prescribed amount from the reference phase disposition.例文帳に追加

第１の区間に続く第２の区間においては、主データは基準位相配置から所定量位相がずれた基準クロックによって記録される。 - 特許庁

The medium access controller interrupts a clock supplied to all blocks in the medium access controller as well as a CPU during the power saving mode.例文帳に追加

本発明の媒体アクセス制御器は、節電モードの間、ＣＰＵを始め媒体アクセス制御器内のすべてのブロックに供給されるクロックを遮断する。 - 特許庁

To decrease probability of read error by eliminating phase deviation between a disk reproduced signal and an extracted clock in the entry of a PLL post-stage circuit.例文帳に追加

ＰＬＬ後段回路の入口におけるディスク再生信号と抽出クロックの位相ずれをなくし、読み取りエラー発生の確率を減少する。 - 特許庁

To provide a clock with a calendar style, equipped with day wheels for large and legible Japanese letters with a driving mechanism for actuating a plurality of the day wheels, constituted in a compact manner.例文帳に追加

複数の日車を駆動する駆動機構をコンパクトに構成し、大きくて見やすい日文字を有する日車を備えたカレンダ機構付き時計を提供する。 - 特許庁

To provide a radio controlled clock capable of realizing the switching of proper processing in accordance with the radio wave conditions relating to the reception of radio wave or processing of time correction.例文帳に追加

電波受信や時刻修正の処理に関して、電波状況の良否に応じて適宜な処理の切り換えを実現できる電波時計を提供する。 - 特許庁

To provide an alarm clock switch capable of waking-up in the morning gently and crisply to the body with a natural feeling.例文帳に追加

従来の目覚し時計の場合は、体が未だ眠っているのに急激に大きな音で起こされるので、体に対して負担が大きく精神的にも良くない。 - 特許庁

A CPU interface circuit 31 is connected between the CPU 32 and external devices 3a and 3b and operated in synchronism with the external clock.例文帳に追加

外部装置３ａがアクセス要求されたときは、外部装置３ａの既知のウエイト数が設定されているウエイト設定レジスタをセレクタ３４が選択する。 - 特許庁

A static phase discrimination circuit of a phase picker 250 indicates whether the signal is led, lagged or in phase on the basis of a sampling clock 231.例文帳に追加

位相ピッカー２５０中の静的位相判定回路は、信号が進んでいるか、遅れているか、または中立であるかをサンプリングクロック２３１を基準として示す。 - 特許庁

To provide a step-up clock generating circuit and a semiconductor device in which the cost and power consumption are reduced and the arrangement is simplified without lowering the load driving function.例文帳に追加

負荷駆動能力を低下させず、低コスト化、低消費化及び構成の簡素化を図る昇圧クロック生成回路及び半導体装置を提供する。 - 特許庁

To provide a receiver circuit capable of suppressing restoration error of data, when deviations are generated in duty ratio of a sampling clock signal.例文帳に追加

サンプリングクロック信号のデューティ比にずれが生じたときのデータの復元誤差を抑制することができる受信回路を提供することを課題とする。 - 特許庁

A control circuit block CNTA supplies a clock signal CLK to the logic circuit block CB1 in a stop state first to make a flip-flop FF1 operate.例文帳に追加

制御回路ブロックＣＮＴＡは、まず停止している状態の論理回路ブロックＣＢ１にクロック信号ＣＬＫを供給し、フリップフロップＦＦ１を動作させる。 - 特許庁

Just after the power-on, until completion of time adjustment to an outside reference clock by the SNTP, only the first time Time1 is recorded in the history.例文帳に追加

電源投入直後、ＳＮＴＰによる外部の基準時計との時刻合わせが完了するまでは、履歴には、第一の時刻Time1のみを記録する。 - 特許庁

The number of reference clocks Nb counted by the counter 36 when a frequency of a clock signal SCK is equal to the reference frequency is stored in a register 38.例文帳に追加

レジスタ３８には、クロック信号ＳCKの周波数が基準周波数に等しい場合にカウンタ３６がカウントする標準クロック数Ｎｂが格納されている。 - 特許庁

The liquid crystal driver, equipped with a shift register which generates a selection signal generated in time series corresponding to a clock, is provided with a first circuit and a second circuit.例文帳に追加

クロックに対応して時系列的に形成される選択信号を形成するシフトレジスタを備えた液晶ドライバに、第１回路と第２回路を設ける。 - 特許庁

To provide a dynamic type semiconductor memory apparatus or the like provided with a DLL in which clock generating operation is stable, high accuracy and low power consumption are realized.例文帳に追加

安定したクロック発生動作、高精度で低消費電力を実現しＤＬＬを備えたダイナミック型半導体記憶装置等を提供する。 - 特許庁

To provide a gain control circuit and a display device prevented from mal-functioning even with a high speed clock without causing increase in costs and power consumption.例文帳に追加

コストの増加、消費電力の増加を招くことなく、高速なクロックでも誤動作が発生することがないゲインコントロール回路および表示装置を提供する。 - 特許庁

To provide a semiconductor memory in which width of a clock pulse can be varied and of which design can be simplified, a design method, and its design program.例文帳に追加

クロックのパルス幅を可変に出来ると共に、設計を簡単化出来る半導体メモリ、半導体メモリの設計方法、及びその設計プログラムを提供すること。 - 特許庁

To prevent influence on image reproduction due to jitter or clock asynchronization between a transmitting side and a receiving side in the case of receiving real-time data through a network.例文帳に追加

ネットワークを介してリアルタイムデータを受信するに際し、ジッタや送信側と受信側とのクロックの同期ずれによる映像再生への影響を防止する。 - 特許庁

To provide a processor capable of reducing current consumption by changing frequency of a clock signal in accordance with use state of a plurality of blocks.例文帳に追加

複数のブロックの使用状態に応じてクロック信号の周波数を変更して、消費電流を低減することができるプロセッサを提供する。 - 特許庁

To provide a clock recovery circuit for maintaining a fixed loop gain without damaging the resistance of data reception even if an edge does not exist in a data signal for a long time.例文帳に追加

データ信号に長期間エッジが存在しない場合でも、データ受信の耐性を損なわず、一定のループゲインを保つクロックリカバリ回路を提供する。 - 特許庁

The extraction trigger is set in each of the selection trigger clocks, on the basis of timing relation that ought to output the double clocks between the plurality of the clock domains.例文帳に追加

抽出トリガは、複数のクロックドメイン間においてダブルクロックを出力するべきタイミング関係に基づいて選択トリガクロックの各々に設定される。 - 特許庁

To perform reset at a more appropriate timing in a PLL circuit for outputting a plurality of clock signals regardless of its characteristics.例文帳に追加

複数のクロック信号を出力するＰＬＬ回路において、その特性を問わず、リセットを従来よりも適切なタイミングで行うことを目的とする。 - 特許庁

In a receiving apparatus which demodulates a received OFDM signal using a synchronizing clock, a correlation signal z[t] based on a guard interval correlation method is calculated.例文帳に追加

受信したＯＦＤＭ信号を同期クロックを用いて復調する受信装置において、ガードインターバル相関法に基づく相関信号ｚ［ｔ］を算出する。 - 特許庁

Here, the means of generating the sampling signal generates the sampling signal so that sampling is performed in timing of every half cycle of the first clock.例文帳に追加

ここで、サンプリング信号を生成する手段は、第１クロックの半周期ごとのタイミングにサンプリングが行われるように、サンプリング信号を生成する。 - 特許庁

The clock generating device detects the number of slave devices connected in a slave device mounting detection part, and notifies a buffer type selection part of the detected number.例文帳に追加

クロック生成装置は、スレーブ装置実装検出部において接続されたスレーブ装置の数を検出し、その検出数をバッファタイプ選択部に通知する。 - 特許庁