「Clock In」に関連した英語例文の一覧と使い方(93ページ目) - Weblio英語例文検索

It can be notified that a state is shifted to a suspend-state matching with the shift of a data terminal to a high impedance state in synchronism with the clock signal CLK.例文帳に追加

クロック信号ＣＬＫにより同期化してデータ端子がハイインピーダンス状態となることに合わせてサスペンド状態に移行したことを通知することができる。 - 特許庁

Data are stored in a memory 21 by using the data signals D and the clock signals CK and all of the information of CD data or the like are tentatively stored.例文帳に追加

このデータ信号Ｄとクロック信号ＣＫを用いてメモリ２１にデータ格納がなされ、ＣＤデータ等を情報の全部が一旦格納される。 - 特許庁

Akifusa is believed to have been an honest person with a strong sense of duty, and while other Tokugawa retainers worked in shifts, Akifusa served Ienobu TOKUGAWA around the clock. 例文帳に追加

真面目で信義に篤い人物だったとされ、他の幕臣は交代で勤務にあたったが、詮房は徳川家宣に昼夜片時も離れず勤務した。 - Wikipedia日英京都関連文書対訳コーパス

The clock of high precision is used to apply a timing reference signal to a processor 34 in a remote unit during the period requiring a high precision timing signal.例文帳に追加

高い精度のタイミング信号が必要とされる間、リモートユニット内のプロセッサ３４にタイミング基準信号を与えるよう、高精度のクロックを使用する。 - 特許庁

Consequently data in the RAM 1 are read out at prescribed timing and outputted as output data SOD synchronously with the output clock signal CKB.例文帳に追加

これにより、ＲＡＭ１内のデータが所定のタイミングで読出され、出力クロック信号ＣＫＢに同期して出力データＳＯＤとして出力される。 - 特許庁

To provide a timer apparatus capable of executing a timer function at a time even if mistakes have occurred in the operation of a clock circuit.例文帳に追加

本発明は、時計回路の動作にミスが生じても、設定した日時にタイマー機能を実行することができるタイマー装置を提供することを目的とする。 - 特許庁

In the present general computer system, this method is realized without a dedicated device, by using the clock and information processing performance of the system.例文帳に追加

現在の一般的なコンピュータシステムにおいて、システムの持つ時計および情報処理能力を利用することで、専用の装置なしにこの方式を実現する。 - 特許庁

An activation time point of a redundancy shift signal is shifted to an activation time point of a redundancy flag signal in response to a clock corresponding to an address to be repaired.例文帳に追加

リダンダンシシフト信号の活性化時点は、リダンダンシフラグ信号の活性化時点に対して、リペアしようとするアドレスに対応するクロックに応答してシフトされる。 - 特許庁

A functional block FA outputs output data Y1 and Y2 corresponding to an inputted function pattern in synchronization with a clock signal equal to the actual working speed.例文帳に追加

機能ブロックＦＡは、実動作速度に等しいクロック信号に同期して、入力されるファンクションパターンに応じた出力データＹ１，Ｙ２を出力する。 - 特許庁

A counter unit 100 performs count operation for generating an address for burst operation by setting an initial address in a burst mode and synchronizing with a clock.例文帳に追加

カウンタユニット100は、バーストモードにおける初期アドレスが設定され、クロックに同期して、バースト動作のためのアドレスを生成するためのカウント動作を行う。 - 特許庁

To provide a tempo clock generation device and program capable of presuming tempo and beat timing, even if the tempo is changed in an analysis section.例文帳に追加

分析区間内でテンポが変わってもテンポと拍のタイミングを推定可能なテンポクロック生成装置およびプログラムを提供することを目的とする。 - 特許庁

A sound FIFO memory 4 reads a 10-bit video data signal Da1 sampled at 1 MHz in accordance with the 27 MHz timing clock signal CL4.例文帳に追加

音声ＦＩＦＯメモリ４は、１ＭＨｚでサンプリングされた１０ビットの映像データ信号Ｄａ１を２７ＭＨｚのタイミングクロック信号ＣＬ４に応じて読出す。 - 特許庁

When a MGT port is coupled to an external clock, a rate at which receiving signals are sampled can be increased without use of the device in an over sampling mode.例文帳に追加

ＭＧＴポートを外部クロックに結合すると、装置をオーバーサンプリング・モードで使用しなくても、受信信号をサンプリングするレートを高めることができる。 - 特許庁

An A-D converter 1 converts a analog video signal VI into a digital video signal in response to a sampling clock SCK, and sends it to a resolution conversion circuit 2.例文帳に追加

Ａ／Ｄ変換器１はアナログの映像信号ＶＩをサンプリングクロックＳＣＫに応答してデジタルの映像信号に変換し、解像度変換回路２に与える。 - 特許庁

The common burst synchronization 4 is generated so that transmission rates in downlink directions P2, U2, C2 from the satellite are an integral multiple of a network clock reference.例文帳に追加

衛星からのダウンリンク方向Ｐ２、Ｕ２、Ｃ２の伝送速度がネットワーククロック基準の整数倍となるように、共通バースト同期４を生成する。 - 特許庁

Responding to the input of the write command, the control circuit inputs data from the data terminal according to the clock signal and stores the data in the nonvolatile storage cell.例文帳に追加

書込コマンドの入力に応答して制御回路はクロック信号に応じてデータ端子からデータを入力し、不揮発性メモリセルへデータを格納する。 - 特許庁

The bus slave 31-n has synchronizing means and speeding means, and the synchronizing means is connected to the bus to receive the data in synchronism with a third clock ΦCLK3.例文帳に追加

バススレーブ31-nは、同期化手段と高速化手段とを有し、同期化手段はバスに接続され第３クロックΦCLK3に同期してデータを受信する。 - 特許庁

After the output data have been stored, when the logic level of the select signal SL is varied, the output data stored are outputted in synchronism with the clock CLK1.例文帳に追加

出力データが格納された後、セレクト信号ＳＬの論理レベルを変化させると、格納された出力データが、クロックＣＬＫ_t に同期して出力される。 - 特許庁

The external system monitors the signal HREF and supplies an external clock EXCLK to an image pickup device 2 according to its convenience in the period of the H level.例文帳に追加

外部システムはＨＲＥＦを監視し、Ｈレベルの期間に、自身の都合に応じて外部クロックＥＸＣＬＫを撮像装置２に供給する。 - 特許庁

Further, in this embodiment, the oscillator circuit produces a four-phase clock, comprising the oscillatory output signals (CLK0, CLK1, CLK2, CLK3) from each of the four ring oscillators.例文帳に追加

またこの実施の形態では、発振器回路は４個のリング発振器のそれぞれからの振動性出力信号(ＣＬＫ０，ＣＬＫ１，ＣＬＫ２，ＣＬＫ３)で構成する４相クロックを作る。 - 特許庁

In a DPLL circuit 10, data shift circuits DS1-DS3 generate a plurality of pieces of serial data synchronized with a source clock CLK from reception data.例文帳に追加

ＤＰＬＬ回路１０のうち、データシフト回路ＤＳ１〜ＤＳ３は受信データからソースクロックＣＬＫで同期を取った複数のシリアル・データを生成する。 - 特許庁

For example, if the mode of the slot machine is shifted to a play mode after shifted to a setting change mode, the clocked number in the clock is initialized by the control part.例文帳に追加

例えば設定変更モードに移行した後で遊技モードへと移行した場合には、制御部によってクロックのクロック数が初期化処理される。 - 特許庁

The search response means 7 transmits the search result to the client terminal 2, and acquires an access history to the search result, and stores the access history in a clock log database 9.例文帳に追加

検索応答手段７は、検索結果をクライアント端末２へ返信し、該検索結果に対するアクセス履歴を取得してクリックログデータベース９に格納する。 - 特許庁

An FPN (Fixed Pattern Noise) memory 14 stores a digital pixel signal in a dark state outputted from a logarithmic conversion solid-state imaging element 11 on the basis of the scanning clock.例文帳に追加

ＦＰＮメモリ１４は、走査クロックに基づいて対数変換型固体撮像素子１１から出力された暗時のディジタル画素信号を記憶する。 - 特許庁

Also, when 'normal saving' is set, data '1000' are written in the register 10, and a power is supplied only to the clock generating circuit 1.例文帳に追加

また、「普通に節約」が設定された場合は、レジスタ１０にデータ”１０００”が書き込まれ、これにより、クロック発生回路１のみへ電源が供給される。 - 特許庁

To provide a sampling clock regenerating circuit capable of converging a sampling frequency generated on a reception side to desired accuracy in a short time.例文帳に追加

受信側で発生される標本化周波数を短時間に所望の精度に収束させることができる標本化クロック再生回路を提供することである。 - 特許庁

To reduce the circuit scale of a frequency divider circuit in a melody signal generation circuit frequency-dividing a reference clock signal and generating a melody signal.例文帳に追加

基準クロック信号を分周してメロディ信号を生成するようにしたメロディ信号生成回路において、分周回路の回路規模を小さくする。 - 特許庁

The local chirp clock light passed through the nonlinear optical medium 3 is separated and outputted to output ports corresponding to respective wavelengths in an optical demultiplexer 6.例文帳に追加

非線形光学媒質３を通過した局発チャーブクロック光は光分波器６で各波長に応じた出力ポートに分離して出力される。 - 特許庁

In addition, the charging of nodes utilized for detecting the stop of the clock signal and discharging from the nodes are performed by utilizing a current larger than the ordinary leakage currents of the MOS transistors.例文帳に追加

また、クロック停止検出に利用する節点への充放電を、通常のＭＯＳトランジスタのリーク電流よりも大きな電流を利用して行う。 - 特許庁

The digital camera 12 corrects the date and time information in a clock section 46, uses the received encryption key to encrypt the connection ID and stores the resulting ID.例文帳に追加

デジタルカメラ１２は、時計部４６内の日時情報を修正するとともに、受信した暗号化鍵で接続ＩＤを暗号化して記憶する。 - 特許庁

An image detecting part 10 is synchronized with a clock signal CLK and outputs image data DIN which enter in the target area and image data DOUT which come out of the target area.例文帳に追加

画像検出部１０は、クロック信号ＣＬＫに同期し、注目領域に入る画像データＤＩＮおよび出る画像データＤＯＵＴを出力する。 - 特許庁

It is also preferable to apply a nontransparent color to a clock frame section 13 which is a portion unnecessary to display or rewrite figures and characters being arranged in a dial plate.例文帳に追加

また、文字盤に配する数字や文字の表示書き換え不要部分である時計枠部１３に、非透明の彩色を行うことが好ましい。 - 特許庁

To provide a method for automatically adjusting a phase of a sampling clock to an optimal value without causing deterioration in picture quality such as blotting on a display picture.例文帳に追加

表示画面ににじみ等の画質低下を発生させることなく、サンプリングクロックの位相を最適な値に自動調整する方法を提供する。 - 特許庁

To provide a computer system capable of saving the power consumption by suitably controlling the supply/interruption of a clock to a bridge device in accordance with the connection/disconnection of an extended unit.例文帳に追加

拡張ユニットの接続有無に応じてブリッジ装置に対するクロックの供給／遮断を適切に制御して消費電力を節減するコンピュータシステム。 - 特許庁

The numerical values are stored in a memory 11 along with date data outputted from a clock circuit 10 and fed to an external personal computer 12.例文帳に追加

また、これらの数値を時計回路１０から出力された日時データとともにメモリー１１に保存し、外部のパーソナルコンピュータ１２に供給する。 - 特許庁

To provide an information processor and image processor having power consumption less than in the case of a clock signal to be always output to a MAC.例文帳に追加

ＭＡＣへ常にクロック信号を出力する場合に比して消費電力が少ない情報処理装置および画像処理装置を提供すること。 - 特許庁

This time recorder 1 is configured of a clock and an RF reader/ writer 3, and a non-contact IC card 10 is used as a time card, and time data are written in the non-contact IC card.例文帳に追加

時計とRFリーダ／ライタ3によりタイムレコーダ1を構成し、タイムカードとして非接触型ICカード10を用いて非接触型ICカードへ時刻データを書込む。 - 特許庁

Further, when the still picture is not photographed, the supply of a clock is stopped in the expanded vertical blanking period, thus reducing power.例文帳に追加

さらに静止画撮影を行わない時、拡張した垂直ブランキング期間内においてクロック供給を停止することにより電力削減を図る。 - 特許庁

To provide a repeater for an ATM network, which can immediately locate a a fault, where the fault is a loss of network synchronism that occurs in an ATM network system using a master clock system.例文帳に追加

マスタークロック方式のＡＴＭ網システムで、網同期ハズレが起こった場合、この障害がどの部位で起こったかを直ちに検知できるようにする。 - 特許庁

A CPU 12 reads a current time from a clock section 21 and limits key entry of the operation key section 18 while the current time is included in any of the registered time zones.例文帳に追加

ＣＰＵ１２は時計部２１から現在時刻を読み出し、これがこの時間帯に一致している間は操作キー部１８のキー入力を制限する。 - 特許庁

To suppress timewise variations in the output of a shift register which are generated by discrepancy of timing of risings and fallings of two-phase shift clock pulses of a horizontal driver.例文帳に追加

水平ドライバの２相シフトクロックパルスの立ち上がり、立ち下がりのタイミングのずれによるシフトレジスタの出力に時間的なばらつきを抑制する。 - 特許庁

To prevent the occurrence of a blocking state where a clock path is reciprocated between communication devices that are subordinately synchronized due to a fault in a transmission line.例文帳に追加

伝送路障害により従属同期している通信装置同士の間をクロックパスが往復する閉塞状況が発生するのを防止する。 - 特許庁

A CPU 25 extracts an information in regard to a starting program having a starting time coinciding with a time output from a CLOCK 28 from the EPG information.例文帳に追加

ＣＰＵ２５は、ＣＬＯＣＫ２８が出力する時刻と一致する開始時刻を有する開始番組に係る情報をＥＰＧ情報から抽出する。 - 特許庁

To solve the problem that since an expensive counter circuit or clock signal generation circuit is required in the constitution of a conventional watch dog timer, a power source control circuit and an image forming apparatus become expensive.例文帳に追加

従来のウォッチドックタイマの構成では、高価なカウンタ回路やクロック信号発生回路を必要とするため高価なものとなってしまう。 - 特許庁

Wiring boards 100 and 200 loaded with a clock driver 1 with a build-in PLL circuit are mounted on a connector 400 loaded on a backboard 500.例文帳に追加

ＰＬＬ回路を内蔵するクロックドライバ１が搭載された配線基板１００、２００は、バックボード５００上に搭載されたコネクタ４００に装着される。 - 特許庁