「Clock In」に関連した英語例文の一覧と使い方(92ページ目) - Weblio英語例文検索

To discourage coming out of synchronization of a clock data recovery circuit even if a no signal period occurs in the data output from a device for a portable terminal.例文帳に追加

携帯端末用デバイスから出力されるデータに無信号期間が発生した場合でもクロックデータリカバリ回路の同期外れを生じさせないようにする。 - 特許庁

For this purpose, an OR circuit 43 for controlling a clock signal gate circuit 42 and a PWM signal detection circuit 41 are arranged in the composite high-voltage power supply part 20a.例文帳に追加

このため、複合高圧電源部２０ａ内にクロック信号ゲート回路４２を制御するＯＲ回路４３，ＰＷＭ信号検出回路４１を設ける。 - 特許庁

To provide a pixel clock forming apparatus and so forth which can highly accurately compensate an error in the scanning speed even when a plurality of scanning beam detectors cannot be arranged.例文帳に追加

走査ビーム検出器が複数配置できない場合でも、走査速度の誤差を高精度に補正できる画素クロック生成装置等を提供すること。 - 特許庁

An acquisition unit 601 acquires setting information for setting a dot clock frequency as a reference of image display timing in the VDP 312.例文帳に追加

取得部６０１は、ＶＤＰ３１２における画像表示タイミングの基準となるドットクロック周波数を設定するための設定情報を取得する。 - 特許庁

To provide a communication apparatus which removes the distortion of reproduced transmission data and to remove phase noise in a low frequency from a sampling clock signal.例文帳に追加

サンプリングクロック信号から低域の位相雑音をなくすことができ、再生した伝送データの歪みをなくすことができる通信装置を提供すること。 - 特許庁

In the ornament (1) with a clock (10) installed on the board (2), the board (2) is coated with a luminous agent (3) the surface of which is provided with patterns (4).例文帳に追加

基板（２）に時計（１０）を設置させた装飾品（１）において、前記基板（２）に蓄光剤（３）を施すと共に、該蓄光剤（３）の表面に図柄（４）を設けた。 - 特許庁

Each noise generating circuit 12 has a plurality of FFs (flip-flops) 11 in the small areas, which latch noise pattern data NDATA according to a clock signal CLK.例文帳に追加

各ノイズ発生回路１２は、小エリア内に、クロック信号ＣＬＫに従って、ノイズパターンデータＮＤＡＴＡをラッチする複数のＦＦ（フリップフロップ）１１を有する。 - 特許庁

Then a carrier is recovered (260), and a down sampler 250 down-samples the received in-phase and quadrature phase signals based on the recovered clock signal.例文帳に追加

次に搬送波が回復され２６０、ダウンサンプラ２５０が、被回復クロック信号に基づき、受信された同相および直角位相信号をダウンサンプリングする。 - 特許庁

Thus, a sampled reference signal is obtained for each transmission period of phase information and processed at a low speed in place of the transmission and the processing for each clock.例文帳に追加

これにより、伝送とクロック毎の処理に代わって、位相情報の伝送周期毎に基準信号の標本値を求めて低速処理する。 - 特許庁

To reduce jitter in a clock by decreasing interference between PLLs correcting a main scanning magnification and to form an image with high quality.例文帳に追加

主走査倍率を補正するＰＬＬ同士の干渉を小さくすることによって、クロックのジッタを小さくし、さらには、高品質な画像を形成すること。 - 特許庁

The power management interface coupled to the processing unit and the clock generator is operable for switching the satellite navigation receiver in multiple operation states.例文帳に追加

処理ユニット及びクロック生成器に接続された電力管理インタフェースは、複数の動作状態で衛星ナビゲーション受信器を切り替えるよう動作可能である。 - 特許庁

A change in the collective state is monitored by using at least three processed data obtained by sampling the signals at an appropriate clock speed.例文帳に追加

集団状態における変化を、適切なクロック速度で信号をサンプリングすることにより得られた少なくとも３つの処理したデータを用いて監視する。 - 特許庁

Furthermore, clock errors generated in an asynchronous system are accumulated, and when the secondary multiplexing jitter exceeds a threshold value, a null packet is inserted so as to remove errors.例文帳に追加

さらに、非同期システムで生じるクロック誤差が蓄積し、二次多重化ジッタが閾値を越えた場合には、ＮＵＬＬパケットを挿入して誤差を除去する。 - 特許庁

To obtain an alarm clock capable of easily setting alarm in a shallow sleep time zone easily waking up, that is, REM sleep time zone.例文帳に追加

目覚めが容易になるような浅い睡眠時間帯、すなわちレム睡眠時間帯に誰でもが容易にアラームの設定をなし得るような目覚し時計を提供する。 - 特許庁

A synchronous pit Ps, a tracking pit Pt, a clock pit Pc, a level reference pit Plv and a tilt reference pit Ptl are formed in the reference area 1b.例文帳に追加

基準領域１ｂには、同期ピットＰｓ、トラッキングピットＰｔ、クロックピットＰｃ、レベル基準ピットＰｌｖ、チルト基準ピットＰｔｌが形成される。 - 特許庁

In a data detecting circuit 190, the regenerative data of one system can be satisfactorily detected from the binarized signals S21 and S22 while using the clock signal CLK.例文帳に追加

データ検出回路１９０では、２値化信号Ｓ２１，Ｓ２２よりクロック信号ＣＬＫを使用して１系統の再生データを良好に検出できる。 - 特許庁

The supply voltage may also be controlled in conjunction with the clock rate to determine the optimum operating frequency and supply voltage to the processor.例文帳に追加

プロセッサへの最適動作周波数及び最適電源電圧を決定するために電源電圧がまたクロック速度と一緒に制御されることがある。 - 特許庁

To improve frequency stability and to output the clock signal of a fixed frequency over a wide temperature range in an oscillator using a SAW resonator.例文帳に追加

ＳＡＷ共振子を用いた発振器において、周波数安定度が高く、広い温度範囲で一定周波数のクロック信号を出力させる。 - 特許庁

A first transistor and a second transistor are connected in series between a clock input terminal and a first power source, and its connection intermediate point is made the output end.例文帳に追加

クロック入力端と第１の電源の間に、第１のトランジスタと第２のトランジスタを直列に接続し、その接続中点を出力端とする。 - 特許庁

To provide a semiconductor storage device capable of improving the product yield by reducing write-in failure of data when a frequency of an external clock changes.例文帳に追加

外部クロックの周波数が変わったときのデータの書き込み不良を低減して製品歩留りを向上できる半導体記憶装置を提供する。 - 特許庁

To sample effectively a transmission pulse of own radar by enabling separation of an interference wave synchronizing by chance with a reference clock, in an equivalent time sampling radar.例文帳に追加

等価時間サンプリングレーダにおいて、基準クロックと偶然同期する干渉波の分離を可能にして、自レーダの送信パルスを有効にサンプリングする。 - 特許庁

At steps 114-120, layout of the clock signal is designed based on these information and then layout of wiring in a block or between the blocks is designed.例文帳に追加

ステップ１１４〜１２０では、これら情報に基づいてクロック信号のレイアウト設計をしてから、ブロック内やブロック間の配線のレイアウト設計をする。 - 特許庁

Inverters 151, 152 build up a slave flip-flop, which takes in an output signal from the master flip-flop at a falling edge of a normally rotational clock signal CKP.例文帳に追加

インバータ１５１および１５２はスレーブフリップフロップを構成し、正転クロック信号ＣＫＰの立下りエッジでマスターフリップフロップの出力を取り込む。 - 特許庁

Herein, the predetermined number of the pixels changing the cycle of the image clock signals are determined corresponding to the random numbers generated in a random numbers generation circuit 66.例文帳に追加

ここで、画像クロック信号の周期を変える所定数の画素は、乱数発生回路６６により発生された乱数に応じて決定される。 - 特許庁

The decoding signal circuit generates a dual operation decoding signal, thereby enabling a memory device to perform a read operation and a write operation in one clock cycle.例文帳に追加

デコード信号回路は、デュアル動作デコード信号を生成し、これにより、メモリデバイスは、１つのクロックサイクルで読出動作及び書込動作を行うことができる。 - 特許庁

To provide a method and device for reducing the electromagnetic interference of a plane display device by a clock generation circuit in order to resolve various problems of conventional techniques.例文帳に追加

従来の技術による諸問題を解決するため、クロック発生回路で平面表示装置の電磁妨害を低める方法及び装置を提供する。 - 特許庁

When the signal UF1 obtained by synchronizing the signal F2 with the clock signal CK1 in accordance with this, a write enabling signal WO is changed to a high level.例文帳に追加

これに応じて、信号Ｆ２をクロック信号ＣＫ１に同期化した信号ＵＦ１が反転すると、書き込み許可信号ＷＯはハイレベルに変化する。 - 特許庁

To provide a transmission method and a transmitter in which a normal asynchronous packet is prevented from being discarded due to clock deviation.例文帳に追加

本発明は、クロック偏差により正常な非同期パケットが廃棄されることを防止できる伝送方法及びその装置を提供することを目的とする。 - 特許庁

A counter 130R counts pulses oscillated by an internal oscillation circuit 120R for start-up in response to the leading edges of an input clock CLK.例文帳に追加

入力クロックＣＬＫの立ち上がりエッジに応答して立ち上がり用内部発振回路１２０Ｒから発振されるパルスがカウンタ１３０Ｒにてカウントされる。 - 特許庁

To provide a flip-flop circuit capable of preventing a signal supplied to a shift resistor and the like from passing therethrough even when the clock skew is generated in a scan test.例文帳に追加

スキャンテスト時に、クロックスキューが発生した場合であっても、シフトレジスタなどに供給される信号が通り抜けることがないフリップフロップ回路を提供する。 - 特許庁

A register control means 24 controls, when the function control register 22 is in enable state, so that the clock control register 23 does not enter into a disable state.例文帳に追加

レジスタ制御手段２４は機能制御レジスタ２２がイネーブル状態のとき、クロック制御レジスタ２３がディセーブル状態にならないように制御する。 - 特許庁

In other words, the clock delay during the service interruption can be easily and inexpensively corrected without increasing the number of components such as a thermistor or an AT crystal oscillator.例文帳に追加

即ち、部品点数たとえばサーミスタまたはＡＴ水晶発振子などを増やすことなく、停電時の時計遅れを簡易且つ安価に補正し得る。 - 特許庁

There is provided a transmission device which performs transmission of data signals between a communication device 1 on the transmission side and a communication device 4 on the reception side, in parallel with clock signals.例文帳に追加

送信側の通信装置１と受信側の通信装置４との間で、クロック信号と併走してデータ信号の伝送を行う伝送装置である。 - 特許庁

To provide a memory system, capable of achieving reduction of the number of clock signal lines and simultaneously preventing decrease in timing margins on the signal receiving side.例文帳に追加

クロック信号線数の削減を達成すると共に信号受信側でのタイミングマージンの減少を防ぐことのできるメモリシステムを提供すること。 - 特許庁

A gate circuit 3 outputs a pulse having the time width corresponding to a delay time of a delay circuit 2 from rise of a clock pulse CLK generated in a microcomputer 11.例文帳に追加

ゲート回路３はマイコン１１で発生するクロックパルスＣＬＫの立ち上がりから遅延回路２の遅延時間に相当する時間幅のパルスを出力する。 - 特許庁

Then, temperature correction data are processed from the oscillation frequency of the temperature sensing oscillator 20 and the rate of an analog electronic clock 10 and written in a memory means 23.例文帳に追加

そして、感温発振器２０の発振周波数とアナログ電子時計１０の歩度から温度補正データを作成して記憶手段２３に書き込む。 - 特許庁

When a third clock is completed, the chip selection of the AFE 42 is changed from a low level to a high level and the output of the AFE 42 is set to be in high impedance.例文帳に追加

第３のクロックが終了すると、ＡＦＥ４２のチップセレクトがローからハイに変更され、ＡＦＥ４２の出力は、ハイインピーダンスに設定される。 - 特許庁

To provide a method, an apparatus, a system and a product to maintain a virtual real-time clock (vRTC) in a computer system that is logically partitioned.例文帳に追加

論理的に区分されたコンピュータ・システム内で、仮想リアルタイム・クロック（ｖＲＴＣ）を維持するための方法、装置、システムおよび製品を提供すること。 - 特許庁

A resonance selecting part 4 selects a regenerated clock frequency and a delay part 5 controls timing to extract an I or Q signal in an A/D converter 3.例文帳に追加

共振選択部４は、再生クロック周波数を選択し、遅延部５は、Ａ／Ｄコンバータ３でIまたはＱ信号を打ち抜くタイミングを調整する。 - 特許庁

To diversify the display form on information such as a figure in an electronic clock of a system for displaying by either of the natural light and the backlight.例文帳に追加

自然光又はバックライトのいずれかによって表示を行う方式の電子時計において、数字等の情報に関する表示形態を多様化する。 - 特許庁

To provide an automatic vending machine capable of setting a brand for clock adjustment from electronic money settlement services in a plurality of electronic money brands.例文帳に追加

本発明は、複数の電子マネーブランドにおける電子マネー決済サービスの中から時計合わせを行うブランドを設定する自動販売機を提供することにある。 - 特許庁

To enable input data to avoid write and read address contention of a memory unit, independently of frame constitution or packet constitution in a clock phase transfer circuit.例文帳に追加

クロック位相乗せ換え回路において、入力データがフレーム構成やパケット構成などの構成によらず、メモリ部の書込みと読出しのアドレス競合を回避する。 - 特許庁

A synchronization section 21 generates a symbol pulse that is a reference signal for synchronization of the reception processing and generates a clock signal, in response to the symbol pulse.例文帳に追加

同期部２１は、受信処理の同期のために基準信号であるシンボルパルスを生成すると共にシンボルパルスに応じてクロック信号を生成する。 - 特許庁

Moreover, a clock signal whose frequency is changed at prescribed cycles is generated in the part 3 to be supplied to respective pulse width modulation circuits 1.例文帳に追加

また、所定の周期で周波数が変化するクロック信号が制御部３において生成されて、各パルス幅変調回路１に供給される。 - 特許庁

A buffer 41 stores user data to be described in a user data field and supplies the user data to a register 46 for the unit of 16 bits synchronously with a clock signal.例文帳に追加

バッファ４１は、ユーザデータフィールドに記述するユーザデータを記憶しており、クロック信号に同期して、ユーザデータを１６ビットずつレジスタ４６に供給する。 - 特許庁