「Clock In」に関連した英語例文の一覧と使い方(95ページ目) - Weblio英語例文検索

A broadcast receiving terminal having a calculating process unit operated at different clock frequencies in accordance with modes executes a mode switching method comprising the following steps.例文帳に追加

モードに応じて異なるクロック周波数で動作する演算処理部を有する放送受信端末が次のステップを有するモード切替方法を実行する。 - 特許庁

To provide a phase synchronizing circuit capable of accurately synchronizing phases of operation timing clock signals to be supplied to internal circuits in a plurality of chips.例文帳に追加

複数のチップ内の内部回路に供給される動作タイミング用のクロック信号の位相を正確に同期させることができる位相同期回路を提供する。 - 特許庁

To provide a technique to fixedly keep a transferable packet amount in a packet relay apparatus even when the operation clock of the packet relay apparatus is reduced.例文帳に追加

パケット中継装置の動作クロックを低下させた場合においても、パケット中継装置が転送可能なパケット量を一定に保つ技術を提供する。 - 特許庁

A reproduction sequence of data which are sampled for every clock cycle is equalized into a partial response waveform in a FIR filter 14, and then input into a FIR filter 17.例文帳に追加

クロック周期毎にサンプリングされた再生データ列がＦＩＲフィルタ１４でパーシャルレスポンス波形に等化された後、ＦＩＲフィルタ１７に入力される。 - 特許庁

Each node which is decentralized through are communication link 12 in this system 10 includes a slave clock which synchronizes a slave time value by using a synchronizing protocol.例文帳に追加

本発明に従うシステムにおいて、通信リンクを経由して分散する各ノードは、同期プロトコルを使用してスレーブ時刻値を同期させるスレーブ・クロックを含む。 - 特許庁

When a start sequence in a data stream is identified, a phase-tracking circuit 106, for determining a present location regarding the baseband symbol clock, is used.例文帳に追加

データストリーム内の開始シーケンスを識別すると、ベースバンドシンボルクロックに関する現在位置を決定するために位相追跡回路１０６が使用される。 - 特許庁

A WR signal output timer 17 generates a writing control signal WR having one shot pulse of "L" in synchronous with the output control clock CK15.例文帳に追加

ＷＲ信号出力タイマ１７は出力制御クロックＣＫ１５に同期して“Ｌ”の１ショットパルスを有する書き込み制御信号ＷＲを生成する。 - 特許庁

In this pressure gage 10, the pressure of gas can be detected by a pressure sensor 12 and recorded by a printing device 16 together with the time clocked by a clock 17.例文帳に追加

ガス圧力計１０は、圧力センサ１２でガスの圧力を検出し、時計１７で計時する時刻とともに、印字装置１６で記録することができる。 - 特許庁

To provide an information processing device capable of reading data from a synchronous DRAM with high frequency drive clock signals irrespective of variation in operating environment.例文帳に追加

動作環境の変動に係らず、高周波数の駆動クロック信号によって同期式ＤＲＡＭからデータを読み出すことができる情報処理装置を提供する。 - 特許庁

When the next shift clock signal is inputted in a state that the shift data are outputted from the slave control device, the output of the shift data is stopped.例文帳に追加

スレーブ制御装置からシフトデータが出力されている状態で次のシフトクロック信号が入力されると、シフトデータの出力が停止される。 - 特許庁

The DC circuit 411 resets in response to an L level clock signal ACK to output L level signals CDTm and XCDTm.例文帳に追加

ＤＣ回路４１１は、Ｌレベルのクロック信号ＡＣＫに応答してリセット状態となり、Ｌレベルの信号ＣＤＴｍ，ＸＣＤＴｍを出力する。 - 特許庁

Consequently, in the semiconductor integrated circuit of low power consumption, the clock skew is reduced and the operation margin is sufficiently secured.例文帳に追加

したがって、低消費電力の半導体集積回路において、クロックスキューを低減することができ、動作マージンを十分に確保することが可能になる。 - 特許庁

To restrict the circuit scale of a memory access circuit and power consumption from increasing and to correct a clock skew in a memory access circuit without reducing a timing margin.例文帳に追加

メモリアクセス回路の回路規模及び消費電力の増加を抑え、且つ、タイミングマージンを減少させることなく、メモリアクセス回路のクロックスキューを補正する。 - 特許庁

The shift register S/R successively outputs a start pulse XST to analog switches ASW as this output pulse in response to a clock signal CLK.例文帳に追加

シフトレジスタＳ／Ｒはクロック信号ＣＬＫに応答してスタートパルスＸＳＴを前記出力パルスとして順次アナログスイッチＡＳＷに出力する。 - 特許庁

To make obtainable a frequency having high resolution by using a low clock frequency in a digital phase control loop.例文帳に追加

デジタル位相制御ループで低いクロック周波数を利用して高解像度を得られるデジタル位相制御ループにおける周波数検出方法を提供する。 - 特許庁

A control circuit receives a plurality of control signal synchronizing with a clock signal, and generates a timing signal in accordance with combination of these control signals.例文帳に追加

制御回路は、複数の制御信号をクロック信号に同期して受信し、これ等制御信号の組み合わせに応じてタイミング信号を生成する。 - 特許庁

A clock terminal and a data terminal are wired in common to each semiconductor device, and can be configured by a minimum number of signal lines and electrodes even when the number of semiconductor devices increases.例文帳に追加

クロック端子、データ端子は各半導体装置に共通配線化し、半導体装置の数が増加しても最少の信号線と電極で構成できる。 - 特許庁

In a time delay system, the number of cycles of clock signals 280 outputted from an accurate oscillator is counted for a prescribed period with a first counter 220.例文帳に追加

時間遅延システムにおいて、所定期間における、正確な発振器から正確なクロック信号２８０の周期数を第一のカウンタ２２０により計数する。 - 特許庁

To reduce the propagation delay quantity of a semiconductor integrated circuit incorporated with a circuit latching the result of a NAND operation in synchronism with a clock signal.例文帳に追加

ＮＡＮＤ演算の結果をクロック信号に同期してラッチする回路を内蔵した半導体集積回路において、伝播遅延量を低減させる。 - 特許庁

Plural first domain write request signals are in the various states of being simultaneously synchronized with the second clock signal on the correspondent synchronizing device stages.例文帳に追加

複数の第１のドメイン書き込み要求信号は、対応する同期装置ステージの中で第２のクロック信号と、同時に種々の同期状態にある。 - 特許庁

At calibration, as a timing input to be inputted in the PDC_f, one of output signals of DCCOs is selected from a reference clock CLK_REF.例文帳に追加

キャリブレーション時にはＰＤＣ＿ｆに入力するタイミング入力を参照クロックＣＬＫ＿ＲＥＦからＤＣＣＯの出力信号のうち一つを選択する。 - 特許庁

When a stop signal 6 is deasserted, the oscillation circuit 1 generates a clock signal at a frequency in response to a voltage received from the voltage generating circuit 7.例文帳に追加

発振回路１は停止信号６がデアサートされた際には電圧発生回路７からの入力電圧に応じた周波数でクロックを発生させる。 - 特許庁

To easily realize 2-screen display two asynchronous input signals in an excellent way with a simple circuit configuration by using only the clock of one system.例文帳に追加

１系統のクロックのみを使用して、簡単な回路構成で容易に良好な非同期２入力信号の２画面表示処理を実現すること。 - 特許庁

To provide a synchronous semiconductor integrated circuit device for more rapidly testing than an external clock signal generated from a tester in a testing mode.例文帳に追加

テスト動作モードにおいてテスタ装置の生成する外部クロック信号よりも高速なテスト動作が可能な同期型半導体集積回路装置を提供する。 - 特許庁

In the semiconductor test device 1, a sequence control section 10 converts an input signal from a tester control CPU into address scramble data and an address clock signal.例文帳に追加

半導体試験装置１は、テスタ制御ＣＰＵからの入力信号をシーケンス制御部１０が、アドレススクランブルデータ、アドレスクロック信号に変換する。 - 特許庁

To surely prevent a frequency peak corresponding to the frequency of a switching clock from being erroneously detected as an object in a radar device.例文帳に追加

レーダ装置において、スイッチングクロックの周波数に対応する周波数ピークを物体として誤検出することを、より確実に防止可能とすること。 - 特許庁

To provide a positioning structure of an alarm setting axle in an alarm clock capable of miniaturizing the whole structure while securing sufficient strength.例文帳に追加

十分な強度を確保しつつ構造全体を小型化することができる目覚し時計における目安合せ軸の位置決め構造を提供することにある。 - 特許庁

The DAC 130 converts a data supplied from the waveform memory 120 into an analog value, in the cycle of the clock signal 140, and outputs an optional wave form.例文帳に追加

ＤＡＣ１３０は、クロック信号１４０の周期で、波形メモリ１２０から供給されるデータをアナログ値に変換して、任意波形を出力する。 - 特許庁

To provide a PLL circuit which faithfully makes a PLL response to jitter included in an input clock by using a phase frequency comparator manufactured at a low production cost.例文帳に追加

製造コストが安くできる位相周波数比較器を用いて入力クロックの含むジッタに忠実にＰＬＬ応答するＰＬＬ回路を提供する。 - 特許庁

The voltage sense amplifier 50 amplifies output signals of the first preamplifier 30 and the second preamplifier 40 in synchronism with a clock signal CLK and outputs a result.例文帳に追加

電圧感知増幅器５０はクロック信号ＣＬＫに同期して第１プレアンプ３０及び第２プレアンプ４０の出力信号を増幅し、結果を出力する。 - 特許庁

In the normal running condition, the clock control circuit 12 ignores the inputted wake-up signal 21 for not giving the influence on its operating condition.例文帳に追加

通常のラン状態では、その動作状態に影響をおよぼさないようにするため、クロック制御回路１２は、入力されたウェイクアップ信号２１を無視する。 - 特許庁

To provide a phase synchronization circuit and a clock generation circuit capable of keeping stability even in the case of low precision like a resistance element constituting an IC circuit.例文帳に追加

ＩＣ回路を構成する抵抗素子のように精度が低い場合でも安定を保つことができる位相同期回路およびクロック発生回路を提供する。 - 特許庁

To always and appropriately perform synchronous processing of a reception sampling clock and control of frame timing and symbol timing in an OFDM receiver.例文帳に追加

ＯＦＤＭ受信装置において、受信サンプリングクロックの同期処理及びフレームタイミング、シンボルタイミングの制御を、常に適切に行うことを目的とする。 - 特許庁

Compared with a conventional scheme in which the pulse widths of the internal clock signals are changed by the modification of a circuit, the pulse widths of the signals are easily adjusted.例文帳に追加

回路改訂によって内部クロック信号のパルス幅を変更していた従来に比べ、内部クロック信号のパルス幅を容易に調整することができる。 - 特許庁

To provide the design method of a semiconductor circuit easy in regulating a skew between clock trees and the semiconductor circuit designed by means of it.例文帳に追加

クロックツリー間のスキューを調整することが容易な半導体回路の設計方法及びそれを用いて設計する半導体回路を得ることである。 - 特許庁

To provide a semiconductor memory in which phase difference between a data strobe signal DQS and a clock signal CLK is grasped accurately to perform normal operation.例文帳に追加

データストローブ信号ＤＱＳとクロック信号ＣＬＫの位相差を正確に把握し、正常な動作を行なうことができる半導体記憶装置を提供する。 - 特許庁

Also, clock signals CLK1 and CLK2 to be supplied to the register 2 for monitor with the same frequency and in different timings are used for the object register 1.例文帳に追加

また対象レジスタ１に対して監視用レジスタ２に供給するクロック信号ＣＬＫ１及びＣＬＫ２に同一周波数でタイミングが異なるものを用いる。 - 特許庁

Address signals SAD consisting of A0-A3 constituting a row address and A4-A7 constituting a column address are inputted in serial synchronizing with a clock signal SCK.例文帳に追加

ロウアドレスを構成するＡ０〜Ａ３とカラムアドレスを構成するＡ４〜Ａ７とからなるアドレス信号ＳADが、クロック信号ＳCKに同期してシリアルに入力される。 - 特許庁

A high accuracy clock can be used to provide a timing reference signal for a processor in the remote unit during times when highly accurate timing signals are required.例文帳に追加

高い精度のタイミング信号が必要とされる間、リモートユニット内のプロセッサにタイミング基準信号を与えるよう、高精度のクロックを使用できる。 - 特許庁

To decrease the number of clock cycles in bus connection and to reduce a hardware quantity as to a bus connection circuit for connecting a bus with a different bit width.例文帳に追加

異なるビット幅のバスを接続するためのバス接続回路において、バス接続時のクロックサイクル数を少なくすると共にハードウェア量を少なくする。 - 特許庁

To improve the bus occupancy ration of data independently of a frequency of a clock signal in a semiconductor integrated circuit provided with a memory cell.例文帳に追加

本発明は、メモリセルを備えた半導体集積回路に関し、クロック信号の周波数にかかわりなくデータのバス占有率を向上することを目的とする。 - 特許庁

Phase comparators 10-1 to 10-N find the quantities of phase differences between clocks generated in the clock recovery circuit and input data.例文帳に追加

クロックリカバリ回路内で生成した複数のクロック（wclk、ｓclk)と入力データdataとの間の位相のずれ量が、位相比較器１０_−１〜１０_−Ｎで求められる。 - 特許庁

A cursor 27 moves on the EPG menu in response to an operation by a user (viewer) and is used to select the clock icon 22-the trashcan icon 26.例文帳に追加

カーソル２７は、ユーザ（視聴者）からの操作に対応してEPG画面上を移動し、時計アイコン２２乃至ごみ箱アイコン２６を選択するときに用いられる。 - 特許庁

A shift circuit 11a in a shift register 11 sequentially shifts a start pulse SPG to the shift circuit 11a on a next stage at a timing of a clock signal CKG.例文帳に追加

シフトレジスタ１１におけるシフト回路１１ａは、クロック信号ＣＫＧのタイミングでスタートパルスＳＰＧを順次次段のシフト回路１１ａにシフトさせる。 - 特許庁

When a write control signal/WE becomes 'L', signals S33, S34 of registers 33, 34 become 'L' in rising and falling timing of the clock signal CKi.例文帳に追加

書込制御信号／ＷＥが“Ｌ”になると、クロック信号ＣＫｉの立ち下がりと立ち上がりのタイミングで、レジスタ３３，３４の信号Ｓ３３，Ｓ３４が“Ｌ”になる。 - 特許庁