「Description logic」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

METHOD FOR CONVERTING LOGIC CIRCUIT DESCRIPTION FORMAT, PROGRAM AND APPARATUS例文帳に追加

論理回路の記述形式変換方法、プログラム及び装置 - 特許庁

MULTIPLIER, DATA PROCESSOR, AND RECORDING MEDIUM FOR LOGIC DESCRIPTION DATA例文帳に追加

乗算器、データ処理装置及び論理記述データの記録媒体 - 特許庁

RECORDING MEDIUM FOR LOGIC DESCRIPTION DATA, DEVELOPMENT METHOD FOR SEMICONDUCTOR DEVICE, AND LOGIC SIMULATION METHOD例文帳に追加

論理記述データの記録媒体、半導体デバイスの開発方法、及び論理シミュレーション方法 - 特許庁

The logic cone extraction means 23 extracts a logic cone 18 from the RT level description 14.例文帳に追加

論理コーン抽出手段２３は、ＲＴレベル記述１４から論理コーン１８を抽出する。 - 特許庁

A logic synthesizing part 2A performs a logic synthesis process based on RTL description data D2, and synthesizes an intermediate synthesized logic circuit.例文帳に追加

論理合成部２ＡはＲＴＬ記述データＤ２に基づき、論理合成処理を行い中間合成論理回路を合成する。 - 特許庁

A simulation part 63 performs a simulation based on the description of a logic function described in hardware description language.例文帳に追加

シミュレーション部６３は、ハードウェア記述言語による論理機能の記述に基づいてシミュレーションを行なう。 - 特許庁

The logic synthesizing tool 33 carries out logic synthesis of an HDL description circuit 51 and outputs intermediate data 52.例文帳に追加

論理合成ツール（３３）は、ＨＤＬ記述回路（５１）を論理合成して中間データ（５２）を出力する。 - 特許庁

To provide a fault verification system for logic circuit which can perform fault verification at a function description level before logic composition by performing logic simulation at the function description level and analyzing a function description file.例文帳に追加

機能記述レベルでの論理シミュレーションを行うと共に、機能記述ファイルを解析し、論理合成を行う前の機能記述レベルでの故障検証が可能な論理回路の故障検証システムを提供する。 - 特許庁

LOGIC INTEGRATED CIRCUIT, DESIGNING METHOD THEREFOR AND HARDWARE DESCRIPTION GENERATING METHOD FOR GENERATING HARDWARE OPERATION DESCRIPTION OF THE LOGIC INTEGRATED CIRCUIT例文帳に追加

論理集積回路及び論理集積回路設計方法及び論理集積回路のハードウェア動作記述を生成するハードウェア記述生成方法 - 特許庁

To estimate performance of an integrated circuit highly accurately, while keeping the correspondence with a register transfer level logic description, and to improve quality of the logic description.例文帳に追加

レジスタ転送レベル論理記述との対応を保ちつつ高精度に集積回路の性能を見積もり、論理記述の品質向上を可能とする。 - 特許庁

To shorten the logic design period of an integrated circuit by preventing connection mistakes of wiring and description mistakes when designing a logic.例文帳に追加

論理設計時の配線の接続ミス、記述ミスを防止し、集積回路の論理設計期間を短縮する。 - 特許庁

Disclosed is a device which compares logic verification items automatically extracted from specifications of a logic circuit described by using identifiers with logic verification items automatically extracted from a device generating an operation specification description that a logic system described in a hardware description language and a logic verifying device performing logic verification by deciding equivalence of the operation specification description use.例文帳に追加

識別子を用いて記述した論理回路の仕様書から自動抽出した論理検証項目と、ハードウェア記述言語により記述した論理システムおよび動作仕様記述の等価性を判定し論理検証をおこなう論理検証装置が用いる動作仕様記述を生成する装置から自動抽出した論理検証項目を比較する装置。 - 特許庁

It is determined whether a logic simulation result of an RTL description and a gate-level logic simulation result are matched.例文帳に追加

ＲＴＬ記述の論理シミュレーション結果とゲートレベルの論理シミュレーション結果とが一致しているか否かを判定する。 - 特許庁

On the basis of the extracted mismatching points, a description is created by forcibly substituting the gate-level logic simulation result information into the logic simulation result information of the RTL description.例文帳に追加

抽出した不一致ポイントに基づき、ゲートレベルの論理シミュレーション結果情報をＲＴＬ記述の論理シミュレーション結果情報に強制代入記述を作成する。 - 特許庁

To facilitate setting or description in data association of a business process logic XML.例文帳に追加

業務プロセスロジックＸＭＬのデータ関連付けにおける設定や記述を容易にする。 - 特許庁

A logic simulation unit 141 reads PTL data from a circuit description data file 110.例文帳に追加

論理シミュレーション部１４１は、回路記述データファイル１１０からＲＴＬデータを読み込む。 - 特許庁

This recording medium (1) records the logic description data on a circuit module which a computer (2) can read and use for the logic design.例文帳に追加

記録媒体（１）は、コンピュータ（２）が読取って論理設計に用いることが可能な回路モジュールの論理記述データを記録してある。 - 特許庁

Next, digital control processing is performed while the 1st internal logic description in the array 106 is rewritten into 2nd internal logic description in an ineffective pixel period other than the effective pixel period and subsequently, digital image processing is performed while the 2nd internal logic description in the array 106 is rewritten into the 1st internal logic description again.例文帳に追加

次に、前記有効画素期間以外の無効画素期間においてフィールドプログラマブルゲートアレイ１０６の前記第１の内部論理記述を第２の内部論理記述に書き換えた状態でディジタル制御処理を行った後に、再びフィールドプログラマブルゲートアレイ１０６の前記第２の内部論理記述を前記第１の内部論理記述に書き変えた状態でディジタル画像処理を行う。 - 特許庁

An RTL description 110, a test bench 140 and an expected value are given to a logic simulator 150.例文帳に追加

論理シミュレータ１５０に、ＲＴＬ記述１１０、テストベンチ１４０、および期待値を与える。 - 特許庁

To enable easy creation of operation specification description for logically verifying the design data of a logic system.例文帳に追加

論理システムの設計データを論理検証するための動作仕様記述を容易に作成する。 - 特許庁

The logic synthesis for estimating circuit performance is performed by a first logic synthesizing part 24 while using only a logic description circuit information 21, clock limit data 22 and mapping cell library 23.例文帳に追加

回路性能の見積もりをするための論理合成を、論理記述回路情報２１、クロック制約データ２２およびマッピングセルライブラリ２３のみを用いて第１の論理合成部２４で行う。 - 特許庁

To shorten behavioral time and reduce a logic circuit size for the logic circuit in which behavioral description defined by an array variable is synthesized with a high-level.例文帳に追加

配列変数で定義された動作記述を高位合成された論理回路の動作時間の短縮化と回路規模の縮減を目的とする。 - 特許庁

A logical source program 11 has a function description block where the function of a logic circuit in a semiconductor device is described and a memory description block which generates a memory.例文帳に追加

論理ソースプログラム１１は、半導体デバイス内の論理回路の機能を記述した機能記述ブロックと、メモリを生成するメモリ記述ブロックとを有する。 - 特許庁

Circuit data 11 of a logic simulator section 14 is made to include a functional description of the mega cell and a description of a function of showing whether the mega cell lies in a standby state.例文帳に追加

論理シミュレータ部１４の回路データ１１に、メガセルの機能記述と共にメガセルがスタンバイ状態か否かを知らせるための関数の記述を含める。 - 特許庁

The logic synthesis of the HDL description 10 is performed by referring to the file 13 and delay analysis is performed on the basis of a logic synthesis result.例文帳に追加

論理合成はＨＤＬ記述１０について遅延制約ファイル１３を参照して行い、遅延解析は論理合成結果について行う。 - 特許庁

According to the mentioned RTL description, logic composition is performed while the code data are selectively compared to generate the logic circuit diagram excluding the logic gate by the unused bit array.例文帳に追加

比較処理の必要性の有無を示したＲＴＬ記述に基づいて、選択的にコードデータの比較処理を行いつつ論理合成し、使用しないビット列による論理ゲートを省いた論理回路図を生成する。 - 特許庁

Logic conversion is performed by using a logic cell library restricting the kind and number of the usable cell for first function description of a semiconductor integrated circuit input by a function description input means 110.例文帳に追加

機能記述入力手段１１０により入力された半導体集積回路の第１の機能記述に対し、使用可能なセルの種類及び数を制限した論理セルライブラリを用いて論理変換を行なう。 - 特許庁

To reduce a logic synthesis and layout work by optimizing a hierarchy (module) for RTL description.例文帳に追加

ＲＴＬ記述について階層（モジュール）を最適化することによって、論理合成、レイアウト作業を軽減する。 - 特許庁

On the basis of a Force file containing the forcibly substituted description, gate-level logic simulation is implemented again.例文帳に追加

その強制代入記述を含むＦｏｒｃｅファイルに基づき再度ゲートレベルの論理シミュレーションを実施する。 - 特許庁

The logic description of the power switch includes first delay time information (d1), (d2) meaning a switch operation delay.例文帳に追加

前記電源スイッチの論理記述はスイッチ動作遅延を意味する第１の遅延時間情報（ｄ１、ｄ２）を含む。 - 特許庁

converting high level descriptions of digital hardware written in a computer hardware description language to an actual logic network 例文帳に追加

ある計算機ハードウェア記述言語で書かれたディジタルハードウェアの高水準記述を実際の論理網に変換する - コンピューター用語辞典

To perform only the logic verification of design data described in a logic description language to dispense with the verification of design data described in a net list by conforming the handling of an indefinite value between the design data described in the logic description language and the design data described in the net list.例文帳に追加

論理記述言語で記述された設計データとネットリストで記述された設計データとで不定値の取り扱いを同じにすることにより、論理記述言語で記述された設計データの論理検証のみを行い、ネットリストで記述された設計データの検証を不要にすることを課題とする。 - 特許庁

A description level optimizing section 6 retrieves whether or not the hierarchical logic circuit information contains the syntax of condition branching processing and inserts dummy circuit description into the hierarchical logical information of the adjacent hierarchy so that a logic analyzing section 7 may perform logic analysis on the combination of input signals.例文帳に追加

記述レベル最適化処理部6は階層論理回路情報が条件分岐処理の構文を含むか否かの検索を行い、論理解析部7が入力信号「c1」,「c2」,「c3」の互いの組み合わせの論理解析を行えるようにダミーの回路記述を、隣接階層の階層論理情報へ挿入する。 - 特許庁

To discover inconsistency among a business logic description file such as a JavaBL file, a picture organization description file such as a JSP file, a picture transition definition XML file, a data definition XML file, and the like.例文帳に追加

JaveBLファイルなどのビジネスロジック記述ファイルとJSPファイルなどの画面構成記述ファイルと画面遷移定義XMLファイル又はデータ定義XMLファイル等との間の不整合を発見する。 - 特許庁

The optimization algorithm candidates of a plurality of circuit blocks given in logic circuit description in the hardware description language are decided by considering the humming distances of the circuit blocks (S1-S3).例文帳に追加

ハードウェア記述言語による論理回路記述で与えられる複数の回路ブロックの最適化アルゴリズム候補を、回路ブロックのハミング距離を考慮して判定する（Ｓ１〜Ｓ３）。 - 特許庁

Clock gating is predicted on the basis of a result of the structural analysis to detect RTL description of EN generation logic (S3) and to detect the same EN generation logic (S4).例文帳に追加

構造解析の結果に基づいてクロックゲーティングを予測してＥＮ生成論理のＲＴＬ記述を検出し（Ｓ３）、かつ、同一のＥＮ生成論理を検出する（Ｓ４）。 - 特許庁

From description of the logic system describing the whole logic system 101 by a program language and parting information 102, simulation is conducted 103 to collect data transfer information.例文帳に追加

１０１の論理システム全体をプログラム言語にて記述した論理システム記述と１０２の分割情報から、１０３でシミュレートしてデータ転送情報を収集する。 - 特許庁

The HDL description 10 with composition instruction is used in logic composition from an upper layer, whereby the composition instruction to the logic circuit in the composition execution script is dispensed with.例文帳に追加

この合成指示付ＨＤＬ記述１０を上位階層からの論理合成で使用することにより、合成実行スクリプトでの該論理回路への合成指示が不要となる。 - 特許庁

If a determination result indicates mismatching, mismatching points in logic simulation result information of the RTL description and in gate-level logic simulation result information are extracted.例文帳に追加

そして、判定結果が不一致であった場合に、ＲＴＬ記述の論理シミュレーション結果情報とゲートレベルの論理シミュレーション結果情報の不一致箇所を抽出する。 - 特許庁

To facilitate the acquisition of logic description data capable of making a logic design reflect the control of supply/shutoff of operation power to a circuit block and substrate bias control.例文帳に追加

回路ブロックへの動作電源の供給／遮断の制御及び基板バイアス制御を論理設計に反映することができる論理記述データの入手を容易化する。 - 特許庁

A verification apparatus for the logic system described in a hardware description language records information about the state of execution of a dynamic simulation about the logic system, while performing simulation.例文帳に追加

ハードウエア記述言語で記述された論理システムの検証装置は、論理システムについて動的シミュレーションを実行しながら、その実行状態に関する情報を記録する。 - 特許庁

A logic simulation means 6 performs logic-simulation of the RTL description 4, and a latency analysis means 7 computes latency at each block in the behavioral description 1 by reference to the simulation results and the correspondences on the correspondence table.例文帳に追加

論理シミュレーション手段６は、ＲＴＬ記述４に対する論理シミュレーションを行い、レイテンシ解析手段７は、該シミュレーション結果と対応表の対応関係とを参照して、動作記述１における各ブロックでのレイテンシを求める。 - 特許庁

The logic description of the substrate bias controller includes second delay time information (d3) meaning a delay by substrate bias.例文帳に追加

前記基板バイアスコントローラの論理記述は基板バイアスによる遅延を意味する第２の遅延時間情報（ｄ３）を含む。 - 特許庁

The policy description includes a postcondition wherein a condition to be satisfied about a state of the management target system just after operation defined by the policy description is described by first-order predicate logic.例文帳に追加

ポリシ記述は、ポリシ記述に定義された操作の直後に管理対象システムの状態について成立すべき条件を一階述語論理により記述した事後条件を含む。 - 特許庁

When the degree of violence of delay is small as a result of the decision making, a return to the generation of a detailed logic circuit is made and when the degree of violence of delay is large, a return to the hardware description is made to redesign a logic circuit.例文帳に追加

判定した結果、ディレイの違反度が小さなときは詳細な論理回路の生成に戻り、ディレイの違反度が大きなときはハードウェア記述に戻り再設計する。 - 特許庁