「Digital Comparator」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

The digital comparator 35 outputs a high level signal when the counter value is equal to or more than a value of 3-bit transmitted data from flipflops 31 to 33.例文帳に追加

デジタルコンパレータ３５は、カウンタ値がフリップフロップ３１〜３３からの３ビットの送信データの値以上であるときに、ハイレベルの信号を出力する。 - 特許庁

A comparator inside the respective pixels is operated simultaneously with a counter (174) and a lamp wave generator (176) and captures the optical signal and the reference signal by the digital form.例文帳に追加

各ピクセル内の比較器(154)はカウンタ(174)及びランプ波発生器(176)と同時に動作して、光信号と基準信号をデジタル形式で捕捉する。 - 特許庁

A comparator decides whether or not the phase of an output signal of a digital peak filter coincides with the phase of a PES (position error signal) (step S103 of figure 8).例文帳に追加

デジタル・ピーク・フィルタの出力信号の位相とＰＥＳの位相とが一致するか否かを比較器にて判断する（図８ステップＳ１０３）。 - 特許庁

A detection voltage SVd taken out in the output of the comparator 57 is converted into digital detection data Dd to be supplied to a CPU 51.例文帳に追加

コンパレータ５７の出力に取り出される検出電圧ＳＶｄがデジタルの検出データＤｄに変換され、ＣＰＵ５１に供給される。 - 特許庁

An absolute value circuit 3 converts a digital signal received from an input terminal 1 into an absolute value, which is fed to a comparator circuit 4.例文帳に追加

入力端子１から入力されたデジタル信号は絶対値回路３により絶対値に変換され、比較回路４に入力される。 - 特許庁

The charge pump circuit 7 controls charge/discharge of an integrating capacitor C1 according to an output level of the digital signal outputted from the comparator 4.例文帳に追加

チャージポンプ回路７は、コンパレータ４から出力されるデジタル信号の出力レベルに応じて積分キャパシタＣ１の充放電を制御する。 - 特許庁

In reading information about a sensor in a pixel via a signal line, sensor output is converted into digital data in a panel by a chopper type comparator.例文帳に追加

画素内のセンサの情報を信号線を介して読み出す際に、チョッパー型コンパレータによりパネル内部でセンサ出力をデジタルデータに変換する。 - 特許庁

The conversion comparator includes a DA section 10 for performing analog conversion on digital data with the predetermined number of bits during a normal mode and for performing analog conversion on digital data with bits, which are less than the bits during the normal mode, during a test mode.例文帳に追加

変換比較部は、通常モード時、所定のビット数のデジタルデータをアナログ変換し、テストモード時、通常モード時より小さいビット数のデジタルデータをアナログ変換するＤＡ部１０を備える。 - 特許庁

A functional test of a digital circuit block D1 is performed by applying a signal voltage from a tester provided outside to the digital circuit block D1 through a comparator of input I/F parts IF2, IF4.例文帳に追加

外部に設けられたテスタから入力Ｉ／Ｆ部ＩＦ２，ＩＦ４のコンパレータを介してデジタル回路ブロックＤ１に信号電圧を与えることによりデジタル回路ブロックＤ１のファンクショナル試験を行う。 - 特許庁

In an all digital phase locked loop 90 according to an embodiment, a digital frequency comparator 1, a glitch generation period detection circuit 2, a glitch compensation circuit 3, an accumulator 4, a loop filter 5, and a DCO 6 are provided.例文帳に追加

一つの実施形態の全デジタル位相ロックループ９０には、デジタル周波数比較器１、グリッチ発生期間検出回路２、グリッチ補正回路３、累積器４、ループフィルタ５、及びＤＣＯ６が設けられる。 - 特許庁

The optical signal output from the optical modulator 104 is converted into an electric signal, which is converted into a binary digital signal by a comparator circuit 108 in the digital control automatic bias control circuit 100.例文帳に追加

光変調器１０４から出力された光信号を電気信号に変換し、ディジタル制御自動バイアス制御回路１００内のコンパレータ回路１０８で２値のディジタル信号に変換する。 - 特許庁

This leakage current resistance fraction detector includes a peak hold circuit 31 for holding a peak value iop of the leakage current io, a converter 32 for converting the held peak value into a current digital signal iopd, a comparator circuit 33 for pulsing the leakage current, a comparator circuit 34 for pulsing a line voltage V, and a resistance computing processing part 360.例文帳に追加

漏洩電流ｉo のピーク値ｉopをホールドするピークホールド回路３１と、ホールドしたピーク値を電流デジタル信号ｉopd に変換する変換器３２と、漏洩電流をパルス化するコンパレータ回路３３とを設ける。 - 特許庁

The comparator circuit compares the second data with a digital counted value, generated by the counter to generate a pulse width modulating signal based on the compared result.例文帳に追加

比較回路は、第2データとカウンタによって生成されたデジタルカウント値とを比較し、比較結果に基づいてパルス幅変調信号を発生させる。 - 特許庁

The output signal FDout of the comparator 31 is supplied to the control resistor 22, and the control resistor 22 stores digital control information composed of a plurality of bits.例文帳に追加

制御レジスタ２２に比較器３１の出力信号ＦＤoutが供給され、制御レジスタ２２は複数ビットのディジタル制御情報を格納する。 - 特許庁

In a transmission side chip 30, a counter 34 outputs a count value obtained by up-counting the eight-multiplied clock CK8 of a clock CLK to a digital comparator 35.例文帳に追加

送信側チップ３０において、カウンタ３４は、クロックＣＬＫの８逓倍クロックＣＫ８をアップカウントして得たカウント値をデジタルコンパレータ３５へ出力する。 - 特許庁

A comparator 1 receives a signal and applies binary processing thereto and gives a digital signal resulting from the binary processing to an input terminal of a timer 2 and of an OR gate 3.例文帳に追加

コンパレータ１は信号を受信して二値化し、二値化により得られたデジタル信号を、タイマ２及びＯＲゲート３の入力端に印加する。 - 特許庁

A phase comparator 23, a loop filter 24, a digital-to-analog converter 25a, a voltage control oscillator 25b, etc., constituting the PLL circuit are commonly used for a car navigation system.例文帳に追加

ＰＬＬ回路を構成する位相比較器２３、ループフィルタ２４、Ｄ／Ａ変換器２５ａ、電圧制御発振器２５ｂ等をカーナビゲーション装置と共用する。 - 特許庁

To obtain a digital value with a higher accuracy of AD conversion while adopting a configuration of mounting a sampling switch on the input side of a comparator used for an AD conversion.例文帳に追加

ＡＤ変換に用いるコンパレータの入力側にサンプリングスイッチを設けた構成を採用しつつ、より高いＡＤ変換精度でデジタル値を得る。 - 特許庁

The method for single-end compensation of an operational amplifier comprises an operational amplifier 1 designed in a single-end offset style, a common-mode circuit 2, a switch circuit 3, a comparator 4, a digital circuit 5, and a compensation circuit 6.例文帳に追加

構成は、シングルオフセット形態に設計した演算増幅器１、コモンモード回路２、スイッチ回路３、比較器４、デジタル回路５、補償回路６からなる。 - 特許庁

During a low period, an AD converter 27 converts only a signal at T11 time of signals passed through a slicer 25 into a digital signal, and transmits it to a comparator 32.例文帳に追加

ロー期間、ＡＤ変換器２７はスライサ２５を通過した信号の内、Ｔ_11時点の信号のみをデジタル信号に変換して比較器３２に送る。 - 特許庁

In the digital frequency comparator 1, an integer part frequency difference generation circuit 11, a decimal part frequency difference generation circuit 12, and an adder 13 are provided.例文帳に追加

デジタル周波数比較器１には、整数部周波数差生成回路１１、小数部周波数差生成回路１２、及び加算器１３が設けられる。 - 特許庁

The comparator circuit compares the reference voltage with the voltage of the vernier voltage-controlled oscillator, a digital signal is generated, and the signal is used as a vernier signal.例文帳に追加

コンパレータ回路は、この基準電圧と副尺電圧制御発振器の電圧を比較して、デジタル信号を生成し、これが副尺の信号となる。 - 特許庁

Additionally, a phase comparator and a phase frequency comparator are used in digital and analog PLLs, respectively, and operation is made so that the cumulative phase error between an ideal period and a reference signal to be generated is reduced in the digital PLL, thus preventing the cumulative phase error from easily occurring in a long-term defect and hence generating the stable clock.例文帳に追加

またディジタルＰＬＬには位相比較器を、アナログＰＬＬには位相周波数比較器を用いると共に、ディジタルＰＬＬでは理想周期と生成する基準信号との累積位相誤差を減らすように動作させることにより、長期間の欠陥時にも累積位相誤差を生じにくくし、安定したクロックを生成する。 - 特許庁

The image processor is configured such that a comparator 15 compares an output of an up-down counter 14 that is reset to 0 or an offset level close to zero with an output of an analog/digital converter 9 and the comparator 15 generates a load signal and gives it to a counter 14 when the output level of the analog/digital converter 15 is greater and captures and updates quantization data.例文帳に追加

０または０に近いオフセットレベルにリセットされたアップダウンカウンタ１４の出力とＡ／Ｄ変換器９の出力をコンパレータ１５で比較し、Ａ／Ｄ変換器９の出力レベルが大の場合は、コンパレータ１５がカウンタ１４にロード信号を発生してその量子化データを取り込んで更新する。 - 特許庁

Then, the hash value obtained by the arithmetic unit 403 is compared with the extracted hash value by a comparator device 405, and when they match with each other, it is judged that the digital contents are legal, and otherwise, it is judged that the digital contents are illegal.例文帳に追加

上記演算装置４０３で求めたハッシュ値と、上記抽出されたハッシュ値とが比較装置４０５で比較され、一致していればディジタルコンテンツが正当であり、一致していなければ不正であるとする。 - 特許庁

To provide a digital synthesizer or a digital synchronous oscillator capable of establishing synchronism in a short time and highly accurately and highly stably holding a synchronized state by digitizing a phase comparator and a signal oscillator.例文帳に追加

位相比較器および信号発振器をデジタル化することによって短時間に同期を確立し、同期状態を高精度でしかも高安定に保持することができるデジタルシンセサイザあるいはデジタル同期発振器を提供する。 - 特許庁

In the digital PLL using a phase comparator wherein the difference of two sample points before and after the zero cross point of input data sampled in an AD converter is a phase error, the phase error output of the phase comparator is normalized by the amplitude of the input signals.例文帳に追加

ＡＤコンバータでサンプリングされた入力データのゼロクロス点の前後２点のサンプル点の差分を位相誤差とする位相比較器を用いたディジタルＰＬＬで、位相比較器の位相誤差出力を入力信号の振幅で正規化する。 - 特許庁

To provide an analog / digital converting circuit with smaller power consumption, which can choose appropriately a comparator to operate and a comparator to stop, based on an analog voltage inputted in the predetermined time past, using a clock signal.例文帳に追加

クロック信号を用いることで、所定時間過去に入力されたアナログ電圧に基づいて、動作させるコンパレータと休止させるコンパレータとを適切に選択することができ、消費電力のより小さなアナログ／デジタル変換回路を提供する。 - 特許庁

The comparator 11 converts a received FSK-modulated signal into a digital signal of 1 or 0 on the basis of a specific level and outputs it and the output of the comparator 11 is inputted to a delay unit 13 and a multiplier 13.例文帳に追加

比較器１１は、受信したＦＳＫ変調信号を所定の基準レベルに基づいて１／０のディジタル信号に変換して出力するものであって、比較器１１の出力信号は、遅延器１２および乗算器１３に入力される。 - 特許庁

The analog / digital converter 101 includes: an S/H circuit 11; a comparator 13; a digital / analog conversion circuit 15; a control circuit 17; an expected value discrimination circuit 111; a correction value storage section 113 acting like a data storage section; and a selector 115.例文帳に追加

Ａ／Ｄ変換器１０１は，Ｓ／Ｈ回路１１，コンパレータ１３，Ｄ／Ａ変換回路１５，コントロール回路１７，期待値判定回路１１１，データ格納部としての補正値格納部１１３，およびセレクタ１１５を備えている。 - 特許庁

An output of a delay element 34 is fed to a complementary digital filter 44 via a digital integration device 42 to a loop consisting of an analog adder 30, a comparator 32, a delay element 34, a 1-bit D/A converter 361 and an analog integration device 38.例文帳に追加

アナログ加算器３０、比較器３２、遅延素子３４、１ビットＤ／Ａ変換器３６１及びアナログ積分器３８のループに対し、遅延素子３４の出力が、デジタル積分器４２を介して相補デジタルフィルタ４４に供給される。 - 特許庁

A channel codec part 4 is constituted of a reception part 5, an upper limit register 6, a lower limit register 7 and a comparator 8 and the reception part 5 A/D converts the reception electric field of the LCCH signal and turns it to digital data DV.例文帳に追加

チャネルコーデック部4は、受信部5、上限値レジスタ6、下限値レジスタ7、コンパレータ8で構成され、受信部5は、LCCH信号の受信電界値をA/D変換し、デジタルデータDVとする。 - 特許庁

To provide a received light intensity measuring device capable of obtaining a digital value that is according to the light intensity received with a high resolution, while permitting variations in the accuracy of a comparator.例文帳に追加

比較器の精度のばらつきを許容しつつも受光強度に応じたデジタル値を高い分解能で得ることができる受光強度測定装置を提供する。 - 特許庁

By binarizing the analog differential input signal by the comparator 1, the effect of the noise of same phase from a power source, etc., is hardly come out, then, the reliability of the digital signal is improved.例文帳に追加

アナログ差動入力信号をコンパレータ１で２値化することにより、電源などからの同相雑音の影響を受け難くなり、デジタル信号の信頼性を高めている。 - 特許庁

To provide a phase comparator for detecting the phase difference between a VOC signal and a reference signal and generating a digital signal, corresponding to the phase difference even during a low-voltage operation.例文帳に追加

低電圧動作時においても、ＶＣＯ信号と基準信号との位相差を検知し、その位相差に対応したデジタル信号を生成する位相比較器を提供する。 - 特許庁

To provide a flash analog-digital converter that avoids an increase in circuit area owing to flip-flops which must be arranged to hold an output of a comparator.例文帳に追加

フラッシュ型アナログデジタル変換器において、比較器の出力を保持するために配置が必要となるフリップ・フロップにより回路面積が増大するのを抑制する。 - 特許庁

Furthermore, the generated carrier signal Pct and a sampling signal SL are synchronized by a digital PLL constituted of a phase comparator 19, a loop filter 22 and a carrier oscillator 21.例文帳に追加

また、位相比較器１９、ループフィルタ２２、キャリア発振器２１によるディジタルＰＬＬによって、生成したキャリア信号Ｐｃｔとサンプリング信号ＳＬとの同期をとる。 - 特許庁

In a digital frequency comparator 103-1 in ABS 103, a DFF for storing an initial phase difference in a DPE signal output from a DPFD 102 is prepared.例文帳に追加

ＡＢＳ１０３中のデジタル周波数比較器１０３−１に、ＤＰＦＤ１０２の出力するＤＰＥ信号の初期位相差を格納するＤＦＦを用意する。 - 特許庁

Further, a digital comparator circuit 16 determine whether or not the number of pulses in the reproducing signal detected by the pulse detection means is a prescribed number.例文帳に追加

また、デジタルコンパレータ回路１６は、基準周期内での、パルス検出手段により検出した再生信号におけるパルス数が一定個数かどうかを判断する。 - 特許庁

A comparator 15 compares sequentially the multiplication result Vx of the analog multiplier 14 and the output voltage Vout of the sensor circuit 2 to obtain a digital output value Dout.例文帳に追加

アナログ乗算器１４の乗算結果Ｖｘとセンサ回路２の出力電圧Ｖｏｕｔとを比較器１５で逐次比較して、ディジタル出力値Ｄｏｕｔを得る。 - 特許庁

While the element 1 receives the signal A, a received signal detection means 6 detects the head of a digital signal F outputted from the comparator 5.例文帳に追加

一方、受光素子１が光信号Ａを受信しているときは、受信信号検出手段６によって、コンパレータ５から出力されるデジタル信号Ｆの先頭を検出する。 - 特許庁

The analogue-digital converter is provided with devices 4 and 20 which increases the analogue signal A, by a preset value Voffs, which is outputted from the digital-analogue converter 2 and inputted in the comparator when the bit of first digital signal D1 that corresponds, by position, to the bit of second digital signal D which is required to be decided during clock cycle is zero.例文帳に追加

アナログ‐デジタル変換器は、クロックサイクル中に決定する必要のある２番目のデジタル信号Ｄのビットに位置的に一致する最初のデジタル信号Ｄ１のビットが零である場合に、デジタル‐アナログ変換器２から出力されて比較器に入力される前記アナログ信号Ａを、プリセット値Ｖ_offsだけ増大させうる装置４，２０を具えている。 - 特許庁

A DC offset comparator 27 subtracts αfrom the desired DC offset value X of a desired DC offset memory 23 and the result X-α is held in a latch circuit 29, then digital/analog converted in a D/A(digital/analog) converter 31 and supplied to an adder 3.例文帳に追加

ＤＣオフセット比較器２７は、所望ＤＣオフセットメモリ２３の所望ＤＣオフセット値Ｘからαを減算し、この結果Ｘ—αをラッチ回路２９に保持じた後、Ｄ／Ａ変換器３１でデジタル−アナログ変換して加算器３に供給する。 - 特許庁

A comparator 19 compares digital data (X+1) from an A/D converter 14 with digital data (X) from a shift register 18 and outputs an AGC-on instruction signal when they do not match each other or an AGC-sleep indication signal, when they match each other.例文帳に追加

ＡＤコンバータ１４からのデジタルデータ（Ｘ＋１）とシフトレジスタ１８からのデジタルデータ（Ｘ）を比較して一致していなかったらＡＧＣオン指示信号を出力し一致していたらＡＧＣスリープ指示信号を比較器１９で出力する。 - 特許庁

The successive approximation type analog/digital converter 1 includes a comparator 2, a control circuit 3, a successive approximation register 4, a digital/analog converter 5, an output latch 6, an edge selection circuit 7A, an edge detection circuit 9, a selector 10 and a selector control register 11.例文帳に追加

逐次比較型Ａ／Ｄ変換器１は、コンパレータ２と、制御回路３と、逐次比較レジスタ４と、Ｄ／Ａ変換器５と、出力ラッチ６と、エッジ選択回路７Ａと、エッジ検出回路９と、セレクタ１０と、セレクタ制御レジスタ１１と、を備える。 - 特許庁