「Digital Comparator」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

The digital frequency comparator 103-1 performs ABS by using a signal obtained by subtracting the initial phase error recorded in the DFF from an input DPE signal, thereby achieving high-speed and stable ABS operation.例文帳に追加

以後デジタル周波数比較器１０３−１は入力されるＤＰＥ信号からＤＦＦに記録された初期位相誤差を引いたものでＡＢＳを行い、高速かつ安定したＡＢＳ動作の実現を図る。 - 特許庁

The use of a hysteresis characteristic of the magnetoresistive element can provide the comparator 2 with a holding function to dispense with a holding circuit comprising flip-flops which is requisite to an existing flash analog-digital converter.例文帳に追加

磁気抵抗素子のヒステリシス特性を利用することにより比較器２に保持機能を持たせることができ、従来のフラッシュ型アナログデジタル変換器において必要であったフリップ・フロップからなる保持回路を省くことができる。 - 特許庁

A comparator 10 applies envelope detection to a modulation signal subjected to amplitude modulation by a Manchester code digital signal and applies magnitude comparison between a voltage of the envelope signal obtained by the above envelope detection and a terminal voltage of a capacitor 33.例文帳に追加

コンパレータ１０は、マンチェスタ符号であるデジタル信号で振幅変調されている変調信号を包絡線検波して得られる包絡線信号の電圧とコンデンサ３３の端子電圧との大小の比較を行う。 - 特許庁

When an increase in voltage level of a hold voltage of a hold capacitor C input as a digital signal from an A/D conversion circuit 3 is detected, a comparator 5a finds the difference between voltage levels before and after the increase.例文帳に追加

Ａ／Ｄ変換回路３からデジタル信号として入力されるホールドコンデンサＣのホールド電圧の電圧レベルの増加を検出したときに、増加前後の電圧レベルの差をコンパレータ５ａによって求める。 - 特許庁

A comparator section 21 estimates a gain A of the amplifier 15 or the digital signal (x) and the signal Ax'-A2'y2' amplified by the amplifier 15 at the gain A and this gain A is set to the amplitude adjustment section 19.例文帳に追加

比較部２１はデジタル信号ｘと増幅器１５によりゲインＡで増幅された信号Ａｘ’−Ａ^2＾ｙ_2’に基づいて増幅器１５のゲインＡを推定し、このゲインＡを振幅調整部１９に設定する。 - 特許庁

The Hi level period and Low level period of the output of the comparator 4 are measured by judging means 8, 9, and 10, and the digital data are outputted to a reference voltage generating circuit 5 and the reference voltage 7 is made to match the threshold.例文帳に追加

コンパレータ４の出力のHiレベル期間およびLowレベル期間を判定手段８、９、１０で測定してデジタルデータを基準電圧発生回路５に出力して基準電圧７を閾値に一致させる。 - 特許庁

Further, a comparator 12 for comparing converted value of an analog-to-digital converter 2 to be decided for its non-defectiveness or defectiveness with that of the converter 1 is provided, and the non-defectiveness or defectiveness of the converter 2 is decided according to an allowable error input 9.例文帳に追加

しかも、良否判定の対象となるＡ／Ｄ変換器２とＡ／Ｄ変換器１の変換値を比較する比較回路１２を設け、許容誤差入力９によりＡ／Ｄ変換器２の良否を判定する。 - 特許庁

A reference counter 18 generates time information on the basis of a clock having a frequency frequency-divided by the variable digital frequency-divider circuit 24, so as to feedback the time information to the phase comparator 13.例文帳に追加

また、基準カウンタ１８は、可変デジタル分周回路２４により分周された周波数を有するクロックに基づいて時間情報の生成を行い、時間情報を位相比較器１３にフィードバックさせている。 - 特許庁

To provide a semiconductor test device capable of reducing the number of strobe signals between a TG (Timing Generator) and a DC(Digital Comparator) by integrating and supplying an edge strobe signal and a multiwindow strobe signal of the TG.例文帳に追加

ＴＧ側においてエッジストローブ信号とマルチウィンドウストローブ信号とを１本に統合して供給することでＴＧとＤＣ間におけるストローブ信号の本数を低減可能とする半導体試験装置を提供する。 - 特許庁

Further, a comparator 176 compares the level of the output signal of the amplifier circuit 180 with a threshold to thereby output a digital impact detection signal 176a for determining a write fault showing the existence of impact detection.例文帳に追加

コンパレータ１７６は、増幅回路１８０の出力信号のレベルを閾値と比較することにより衝撃検出の有無を示すライトフォルトの判定のためのデジタル衝撃検出信号１７６ａを出力する。 - 特許庁

The active pixel sensor is provided with a photodetection part(PD) 52 connecting at least one pixel to a reset gate(RG) and a comparator 54 connected to the PD 52 and capable of regulating a threshold and constituted so that when the comparator 54 determines arrival at a prescribed threshold, stored electric charge is read out as a discrete value and the read discrete value is directly converted into digital display.例文帳に追加

少なくとも１つのピクセルが、リセットゲートＲＧに結合された光検出部ＰＤ５２と、光検出器ＰＤに結合され、閾値を規定する比較器５４と、この比較器により所定の閾値に達したときを決定し、これにより、蓄えられた電荷量を離散量として読み取り、これが直接にデジタル表示に変換される。 - 特許庁

The video recording system is provided with: at least two video recorders 11, 12 for converting analog video image into digital video image and recording the digital video image; and a synchronization comparator 15 for comparing moving picture data 13, 14 digitized by at least the two video recorders 11, 12 with each other in units of frames respectively so as to complement missing frames in the moving picture data 13, 14.例文帳に追加

アナログ映像をデジタル変換して録画する少なくとも２台の録画装置１１，１２と、少なくとも２台の録画装置１１，１２でデジタル化された動画データ１３，１４を、それぞれフレーム単位で相互に比較し、動画データ１３，１４の欠落したフレームを補完する同期比較装置１５とを備えた。 - 特許庁

In order to calibrate the gain of the digital-analogue converter 20, a voltage comparator 21 compares an output voltage of the digital-analogue converter 20 with a voltage stored in the second loop filter, after disconnecting the second charge pump 14 of the second phase lock loop, which has been previously locked onto a determined output frequency.例文帳に追加

デジタル／アナログ変換器２０の利得を較正するために、決められた出力周波数に予めロックされた第２の位相ロック・ループの第２の電荷ポンプ１４を切り離した後に、電圧比較器２１が、デジタル／アナログ変換器２０の出力電圧を、第２のループ・フィルタ内に蓄えられた電圧と比較する。 - 特許庁

The clock data recovery circuit 3 is configured such that A/D conversion is carried out by an A/D converter 301 responding to a sampling clock of a clock generator 300, a plurality of digital output signals generated sequentially are supplied to a data correction unit 303, and correction digital signals generated sequentially are supplied to a phase comparator 305.例文帳に追加

クロックデータリカバリー回路３では、クロック発生器３００のサンプリングクロックに応答してＡ／Ｄ変換器３０１がＡ／Ｄ変換し、順次生成の複数のデジタル出力信号はデータ補正部３０３に供給され、順次生成の複数の補正デジタル信号は位相比較器３０５に供給される。 - 特許庁

A booster circuit is provided in a circuit comprising a comparator 104 and a memory 105 for converting an analog signal outputted from the pixel part 101 into a digital signal and storing the digital signal, so that the high-speed A/D converter which is free from voltage attenuation, is packaged in the NMOS solid-state image pickup device 100.例文帳に追加

画素部１０１から出力されたアナログ信号をデジタル信号に変換して記憶する比較器１０４及び記憶器１０５を構成する回路には昇圧回路が設けられており、それによって、電圧減衰がなく高速なＡＤ変換器をＮＭＯＳ型固体撮像装置１００に搭載できる。 - 特許庁

In each channel, the input signal is terminated in a terminating circuit 108 while it is simultaneously fed to a digital path (a comparator 104, a Schmitt trigger 110, a delay selection circuit 112, and a digital output driver 114) and to an analog path (an analog buffer 106, a switch 116, a bus 120, and an analog output buffer 130).例文帳に追加

各チャネルで、入力信号は、終端回路１０８で終端されると共に、デジタル経路（比較器１０４、シュミット・トリガ１１０、遅延選択回路１１２及びデジタル出力ドライバ１１４）及びアナログ経路（アナログ・バッファ１０６、スイッチ１１６、バス１２０、アナログ出力バッファ１３０）に同時に供給される。 - 特許庁

Each A/D conversion stage 1, 8 is provided with an analog input changeover switch 6, 13 for switching an analog input received by each stage and a plurality of external analog inputs, and a digital input changeover switch 7, 14 for switching a signal from a comparator 2, 9 and a signal from the digital correction circuit 15.例文帳に追加

各アナログ／デジタル変換ステージ１，８は、各ステージに入力されたアナログ入力と、複数の外部アナログ入力とを切り替えるアナログ入力切替スイッチ６，１３と、比較器２，９からの信号と、デジタル補正回路１５からの信号とを切り替えるデジタル入力切替スイッチ７，１４とを備える。 - 特許庁

To obtain a digital signal accurately indicating whether a phase is a leading or lagging phase without using a charge pump or an A/D converter even if an output pulse of a high-speed Bang-Bang type phase comparator circuit has distortion and/or defect.例文帳に追加

高速動作するBang-Bang型位相比較回路の出力パルスに歪や欠損がある場合であっても、チャージポンプやＡ／Ｄ変換器を用いることなく、進相、遅相のいずれであるかを正確に表すデジタル信号を得る。 - 特許庁

The PLL circuit 20 counts up the number of pulses of the pulse signals output from the VCO 22 during a period, in which the compared result signal of a phase comparator 26 is at a predetermined level, and updates the digital data by a microcomputer 32 based on the counted value.例文帳に追加

ＰＬＬ回路２０では、位相比較器２６の比較結果信号が所定レベルにある期間中にＶＣＯ２２が出力するパルス信号のパルス数をカウントし、そのカウント値に基づいて、マイクロコンピュータ３２がディジタルデータを更新する。 - 特許庁

Video data converted into digital data by an A/D converter 21 is outputted to an adder 24 by a switch 23 which is controlled based on a signal inputted from a comparator 22 when a video signal is lower than a threshold level.例文帳に追加

Ａ／Ｄコンバータ２１でデジタルデータに変換された映像データは、比較器２２から入力される信号を基に制御されるスイッチ２３により、映像信号がスレッショルドレベルより低い場合に、加算器２４に出力される。 - 特許庁

When inputs D1, D2 are inputted to a digital comparator 1 in parallel, one-bit comparison flags E1, E2, F1, F2 corresponding to whether all the inputted bit data are the same are outputted from one-bit comparators 11, 12.例文帳に追加

デジタル比較器１では、入力Ｄ１，Ｄ２が並列に入力されると、１ビット比較器１１，１２によって、入力されたビットデータがすべて同一であるか否かに応じた１ビット比較フラグＥ１，Ｅ２，Ｆ１，Ｆ２が出力される。 - 特許庁

The receiving circuit and the mobile radio receiver perform gain control by reflecting information from a comparator 7 for deciding whether or not the circuit is saturated on a control signal at the time of gain control by a digital AGC circuit 8.例文帳に追加

本発明は、ディジタルＡＧＣ回路８による利得の制御の際に、回路が飽和したかどうかを判断するコンパレータ７からの情報を制御信号に反映して利得制御する受信回路および移動無線受信機である。 - 特許庁

In this case, an inspection controller 12 performs in parallel inspection of a threshold voltage of a built-in comparator relative to input I/F parts IF1, IF3, IF5-IFz unused in the functional test of the digital circuit block D1 as objects.例文帳に追加

このとき、検査用コントローラ１２が、デジタル回路ブロックＤ１のファンクショナル試験で使用されない入力Ｉ／Ｆ部ＩＦ１，ＩＦ３，ＩＦ５〜ＩＦｚを対象として内蔵のコンパレータのしきい値電圧の検査を並行して行う。 - 特許庁

One digitizer includes an analog to digital converter (ADC) 100 having a plurality of channels 102 receiving input analog signals; an operational amplifier 104 in each channel and a comparator 106 connected to the operational amplifier.例文帳に追加

１つの量子化器は、入力アナログ信号を受け取る複数のチャネル１０２と、各チャネル内の演算増幅器１０４と、演算増幅器に接続された比較器１０６とを有するアナログ−デジタル変換器（ＡＤＣ）１００を含む。 - 特許庁

The comparator 95 compares voltage of an output signal from the integrator 93 with voltage of an output signal from the LPF 94 and outputs a digital signal with a logic level depending on the result of comparison to an output terminal 96.例文帳に追加

コンパレータ９５は、積分器９３からの出力信号の電圧をＬＰＦ９４からの出力信号の電圧と比較し、その比較結果に応じた論理レベルを有するデジタル信号を出力端子９６へ出力する。 - 特許庁

Data of the total light power which has been analog-to-digital converted are compared with a reference light power by a comparator 8 for each conversion, and when the difference between the total light power and the reference light power exceeds a predetermined threshold, a fluctuation detection flag is turned ON.例文帳に追加

Ａ／Ｄ変換されたトータル光パワーのデータは、変換の度に比較器８にて基準光パワーと比較され、その差分があらかじめ設定された閾値を超過した場合，変動検出フラグを発出（オンに）する。 - 特許庁

After photomultiplier tubes with different sensitivities are used to detect fluorescence which is outputted from an imaging plate (a medium for recording X-ray images) by each of them and the output from each of them is converted into digital data by an A/D converter respectively, the digital data are compared by a comparator and the digital data that have higher intensity are selected and outputted to a data processing component.例文帳に追加

感度が異なる複数の光電子増倍管を用い、各光電子増倍管によりイメージングプレート（Ｘ線画像記録媒体）から出力された蛍光を検出するとともに、各光電子増倍管からの出力をそれぞれＡ／Ｄ変換器によりデジタル情報に変換した後、該デジタル情報を比較器で比較して強度が高い方のデジタル情報を選択してデータ処理部に出力する。 - 特許庁

This clock generating circuit (digital PLL circuit) is provided with a clock comparator 2 that compares an external clock with a comparison clock corresponding to an internal clock, a delay element stage 6 that includes a plurality of delay elements delaying a signal corresponding to the internal clock, and a delay stage control circuit 4 that controls the delay elements in the delay element stage 6 in response to an output of the clock comparator 2.例文帳に追加

本発明によるクロック生成回路（ディジタルＰＬＬ回路）は、外部クロックと内部クロックに対応する比較クロックとを比較するクロック比較器２と、内部クロックに対応する信号を遅延する複数の遅延素子を含む遅延素子段６と、クロック比較器２の出力に応じて遅延素子段６における遅延素子を制御する遅延段制御回路４とを備える。 - 特許庁

Thus, the comparator H1 uses, as reference voltage, the average voltage of the received signal received at the input A to extract an amplitude change in the received signal corresponding to digital data superimposed on the received signal received by the input B and an output of a comparison result of the comparator H1 is acquired as a detection output of the received signal by the detection circuit 23.例文帳に追加

これにより、比較器Ｈ１は、Ａ入力に入力された受信信号の平均電圧を基準電圧として、Ｂ入力に入力された受信信号に重畳されたディジタルデータに対応する受信信号の振幅変化を抽出し、比較器Ｈ１の比較結果出力を検波回路２３における受信信号の検波出力として取得する。 - 特許庁

When the digital signal is synchronized after the above processes, a comparator circuit 18 outputs a mismatch signal between a new piece of update instruction information and pieces of update instruction information having already been stored to update the TMCC signal.例文帳に追加

これ以降、ディジタル信号の同期のとれた状態においては、比較回路１８による新たな更新指示情報とすでに記憶されている更新指示情報との不一致信号の出力によりＴＭＣＣ信号の更新がおこなわれる。 - 特許庁

A plurality of capacities C10-C36 weighted in the digital/analog converter 10 are connected in parallel relative to a route connected to the input terminal A of a comparator 30 at one end and connected to power source lines or grounding wires at the other end.例文帳に追加

デジタルアナログ変換器１０にて、それぞれ重み付けされるている複数の容量Ｃ１０〜Ｃ３６は、一端がコンパレータ３０の入力端子Ａに繋がる経路に対して並列に接続され、他端が電源線またはグラウンド線に接続され得る。 - 特許庁

A digital comparator 3 compares a step control signal S1 generated from a control signal generator 1 with a triangle carrier signal S2 generated from a carrier generator 2 and gives a comparison signal S3 to an edge detector 20.例文帳に追加

制御信号発生装置１から発生されたステップ状の制御信号Ｓ１と、搬送波発生装置２から発生された三角波の搬送波信号Ｓ２とは、デジタルコンパレータ３で比較され、この比較信号Ｓ３がエッジ検出装置２０に与えられる。 - 特許庁

To provide a PWM controller capable of approximating an overhead time generated by replacing a function of an analog comparator by a duty ratio operation part in a digital circuit infinitely to zero, thereby outputting high period PWM signals.例文帳に追加

アナログのコンパレータの機能をデジタル回路のデューティ比演算部で置き換えることによって発生するオーバーヘッド時間を限りなくゼロに近づけることができ、高周期のＰＷＭ信号を出力することができるＰＷＭ制御装置を提供する。 - 特許庁

The A-D converting circuit 70 sets the voltage value which is K times a reference value V_ref2 in the comparator 20 as a maximum input voltage value, inputs the voltage value outputted from the amplifier circuit 60, and outputs a digital value corresponding to the input voltage value.例文帳に追加

ＡＤ変換回路７０は、比較回路２０における基準値Ｖ_ref2のＫ倍の電圧値を最大入力電圧値とし、増幅回路６０から出力された電圧値を入力して、この入力電圧値に対応するデジタル値を出力する。 - 特許庁

Then the output of the inverting amplifier is held and the output of the inverting amplifier is converted by a comparator from analog to digital; and a control signal is generated from the conversion output to turn on one of switches which are controlled with ϕM1, ϕO1, and ϕP1.例文帳に追加

次に、反転増幅器の出力をＣ1にホールドするとともに反転増幅器の出力を比較器によりＡ/Ｄ変換し、変換出力により制御信号を作成し、φM1，φ01，φP1で制御されるスイッチのいずれかをオンにする。 - 特許庁

Two flip-flops are connected serially to the respective input lines of digital data, signals respectively inputted to the serially connected flip-flops in the first stage, and the output signals are introduced to a comparator, and whether they are match is determined.例文帳に追加

ディジタルデータの各入力線にそれぞれフリップフロップを２個直列に接続し、直列接続された各１段目のフリップフロップに入力される信号と出力信号とをそれぞれ比較器に導入して一致しているか否かを比較する。 - 特許庁

In the OOS, a series of switching processes for erasing a DC offset generated by a second comparator 19 using two capacitors C1 and C2 equipped to an output, is executed by the control signal generated by the digital control circuit 16.例文帳に追加

ＯＯＳでは第２のコンパレータ１９で発生するＤＣオフセットを出力に備えられた２つのコンデンサＣ１，Ｃ２で消去するための一連のスイッチング処理がデジタル制御回路１６で生成される制御信号により実行される。 - 特許庁

The PWM pulse outputted from the terminal of an ASIC 15 having the PWM pulse generating circuit (composed of a counter and a comparator) of a duty ratio corresponding to the digital setting data is inputted after selecting any one of a plurality of different LPF (with R1C and R2C as a time constant) by an SW.例文帳に追加

デジタル設定データに応じたデューティ比のPWMパルス発生回路（カウンタとコンパレータからなる）を持つＡＳＩＣ１５の端子から出力されるPWMパルスは、複数の異なるローパスフィルタ（Ｒ1Ｃ、Ｒ2Ｃを時定数とする）をＳＷにより選択、入力される。 - 特許庁

A phase comparator 1 receiving a reference frame signal compares the phase of a synchronizing frame signal generated from the synchronizing clock signal oscillated from the VCO 5 with the phase of the reference frame signal and the result of phase comparison is given to the digital filter 2 for PLL operations.例文帳に追加

基準フレーム信号を入力し、ＶＣＯ５で発振した同期クロック信号から生成される同期フレーム信号と基準フレーム信号との位相比較を位相比較器１で行い、この位相比較の結果をデジタルフィルタ２に入力してＰＬＬ動作させる。 - 特許庁

The tester is provided with an A/D converter for inputting the output of the object to be tested, a memory for storing the output of the A/D converter, and a digital comparator for comparing the output of the A/D converter with a comparison voltage data.例文帳に追加

本装置は、被試験対象の出力を入力するＡ／Ｄ変換器と、このＡ／Ｄ変換器の出力を格納するメモリと、Ａ／Ｄ変換器の出力と比較電圧データとを比較するデジタルコンパレータとを備えたことを特徴とする装置である。 - 特許庁

A level of an added signal S1 is compared with a threshold T1 by a comparator 18 to obtain a signal S2, and further a data generator 48 of a digital signal processor 12 reverses a signal level every rising timing of the signal S2 to demodulate reception data.例文帳に追加

そして、加算した信号Ｓ1のレベルをコンパレータ１８で閾値Ｔ1と比較して信号Ｓ2を得、さらに、デジタル信号処理部１２のデータ生成部４８で信号Ｓ2の立ち上がり毎に信号レベルを反転する処理を行うことで受信データを復調する。 - 特許庁

A decoder is constituted of at least two comparators or the like, and when inputting an analog signal (L channel output) whose waveform is shown by (a) supplied from a D/A converter, the decoder generates a digital signal (data) shown by (b) by one comparator.例文帳に追加

復調器は、少なくとも２つのコンパレータ等を含んで構成され、Ｄ／Ａコンバータから供給された（ａ）に示すような波形のアナログ信号（Ｌチャンネル出力）を入力すると、一方のコンパレータにて、（ｂ）に示すようなデジタル信号（データ）を生成する。 - 特許庁

A digital comparator 2 compares an address input of an address control memory 15 with a data output and controls a clamp section 3 to clamp data outputs (#1-#N) when the address input and the data output are coincident with each other and the OR section 1 outputs the valid signal.例文帳に追加

デジタルコンパレータ２は、アドレスコントロールメモリ１５のアドレス入力とデータ出力とを比較し、アドレス入力とデータ出力が一致し、更にＯＲ部１から有効信号が出力されている場合は、クランプ部３に対して、データ出力（＃１〜＃Ｎ）をクランプするよう制御する。 - 特許庁

In recording of recording waveforms, a window comparator 12 forms the recording waveforms of digital signals by binarizing analog speech electric signals; a differential processing section 15 forms differential recording waveforms and an error range waveform forming section 18 forms error range waveforms (positive) and (negative).例文帳に追加

記録波形を記録する際に、ウィンドコンパレータ１２は、アナログの音声電気信号を２値化して、デジタル信号の記録波形を生成し、微分処理部１５は、微分記録波形を生成し、誤差範囲波形生成部１８は、誤差範囲波形（正）と（負）とを生成する。 - 特許庁

When adjusting the detection voltage Vdet of the voltage detection circuit 1, the digital data in the memory part 11 are rewritten so that the output of the comparator 5 is inverted from L to H by a desired detection voltage Vdet applied to the input terminal 3, to thereby adjust the reference voltage Vref.例文帳に追加

電圧検出回路１の検出電圧Ｖdetを調整する際、入力端子３に印加された所望の検出電圧Ｖdetで比較器５の出力がＬからＨへ反転するように、メモリ部１１のデジタルデータを書き換えて基準電圧Ｖrefを調整する。 - 特許庁