「Digital Comparator」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

When digital processing is performed on the basis of the passage position of beam light cast on a photosensitive drum or an analog detection value Vo corresponding to beam power, a comparator CMP0 in which a reference value for comparison (threshold) Vr changes in accordance with a detection value (integral output) Vo is used.例文帳に追加

感光体ドラムに照射されるビーム光の通過位置あるいはビームパワーに対応するアナログ検出値Ｖｏに基づいてデジタル処理が行われる際に、比較の基準値（しきい値）Ｖｒが検出値（積分出力）Ｖｏに対応して変化するコンパレータＣＭＰ０を利用する。 - 特許庁

The equipment on the reception side uses an asynchronous reception system, such as an AM detector 20, to extract a signal envelope component from this signal and uses a comparator 21 as a level discrimination means to subject this component to threshold processing, so as to restore the original digital signal train.例文帳に追加

受信側装置では、その信号をＡＭ検波器２０のような非同期な受信方式を使って信号包絡線成分を抽出し、それを、さらにレベル判定手段としてのコンパレータ２１を用いてしきい値処理することによって元のディジタル信号列を復元する。 - 特許庁

A control circuit 26 determines whether or not an upper/lower limit voltage is reached by digital data of the corrector 21 on the basis of a comparison result of a comparator 24 and if not reached, a signal of the corrector 21 is outputted on the basis of a data transfer time interval ΔT in a time information storage section 25.例文帳に追加

制御回路２６は比較器２４の比較結果に基づいて補正器２１のデジタルデータが上限／下限電圧になったかを判定し、到達していない場合、補正器２１の信号を時間情報格納部２５のデータ転送時間間隔ΔＴに基づいて出力する。 - 特許庁

Each slave unit calculates the periodic difference and phase difference of the timing signal generated by its own periodic signal generator 21 and the timing signal from the master unit 1 by a periodic difference measuring unit 22 and a phase comparator 23, and transmits those differences through digital filters 24 and 25, and adds those differences by an adder 26 for calculating a periodic adjustment parameter.例文帳に追加

各スレーブユニットは自己の周期信号発生器２１で生成するタイミング信号とマスタユニット１からのタイミング信号の周期差、位相差を周期差測定器２２、位相比較器２３で求め、それぞれディジタルフィルタ２４、２５を通し、加算器２６で加算し周期調整量を求める。 - 特許庁

A comparator 11 determines a parameter of the particle by performing an operation using an operation parameter corresponding to coordinates of the particle to a digital signal which is of video stored in a video signal inputting part 10 and is at a position corresponding to the coordinates of the particle generated by the computing unit 3.例文帳に追加

比較器１１は、映像信号入力部１０に記憶されている映像のディジタル信号であって演算器３が発生したパーティクルの座標に相当する位置のディジタル信号に対して、パーティクルの座標に対応する演算パラメータを用いた演算を行ってパーティクルのパラメータを決定する。 - 特許庁

In authentication of the user's speech, the window comparator 12 forms the input waveforms of the digital signals; the differential processing section 15 forms the differential input waveforms and a decision section 20 decides whether the differential input waveforms are confined within the range of the error range waveforms (positive) and (negative) or not.例文帳に追加

利用者の音声を認証する際に、ウィンドコンパレータ１２は、デジタル信号の入力波形を生成し、微分処理部１５は、微分入力波形を生成し、判定部２０は、微分入力波形が、誤差範囲波形（正）と（負）の範囲内に収まっているか否かを判定する。 - 特許庁

The detected results of an angular rate sensor 10 of a digital camera 2 and an already calibrated external angular rate sensor are compared in a comparator circuit 43, and their phase difference and the difference of the maximum amplitudes are obtained from the waveform of the time-based change of the detected results of the angular rate sensor 10 and the external angular rate sensor.例文帳に追加

デジタルカメラ２の角速度センサ１０、および校正済みの外部角速度センサの検出結果を比較回路４３で比較して、角速度センサ１０、および外部角速度センサの検出結果の時間的な変化の波形から、これらの位相差、および最大振幅の差を求める。 - 特許庁

A PLL circuit part comprising a phase comparator 5, a low-pass filter 6, a voltage-controlled oscillator 7, and a frequency divider 8 is placed in operation with an external input clock when the digital video signal is inputted, and with an external input horizontal synchronizing signal when the analog video signal is inputted.例文帳に追加

位相比較器５、ローパスフィルタ６、電圧制御発振器７、分周器８からなるＰＬＬ回路部を、ディジタル映像信号入力時では外部入力クロックによって動作させ、アナログ映像信号入力時では外部入力水平同期信号によって動作させる。 - 特許庁

In the digital phase-locked loop circuit, a second frequency divider 18 divides a predetermined master clock into 1/N stages according to first synchronizing control signals (c), (d) from a first phase comparator 10 and generates an output clock (g) having an M-fold frequency of a reference clock (a).例文帳に追加

このディジタル位相同期ループ回路において、第２の分周器１８は、第１の位相比較器１０からの第１の同期制御信号(c),(d)にしたがって所定のマスタ・クロックを１／Ｎに分周して基準クロック(a)のＭ倍の周波数を有する出力クロック(g)を生成する。 - 特許庁

The trigger signal generator includes a voltage power converter 42 for converting a digital signal into a power signal, a comparator 44 for detecting a trigger event with a power signal violating a trigger level, and a temporal qualifier 48 for generating a trigger signal on the occurrence of a time qualified trigger event.例文帳に追加

トリガ信号発生器は、デジタル信号をパワー信号に変換する電圧パワー変換器４２と、パワー信号がトリガ・レベルに違反する状態であるトリガ事象を検出する比較器４４と、時間適格トリガ事象が生じた場合にトリガ信号を発生する時間クオリファイア４８とを有する。 - 特許庁

The radar apparatus for vehicle is provided with a zero-cross comparator 95 for outputting comparison signals indicating two different states for every channel as a configuration to replace a conventional A/D conversion circuit and an integration part 77 for integrating one-bit digital data for every channel as a configuration to replace a conventional integration circuit.例文帳に追加

従来のＡ／Ｄ変換回路に代わる構成として、２つの異なる状態を示す比較信号をチャンネル毎に出力するゼロクロスコンパレータ９５を備え、また、従来の積算回路に代わる構成として、１ビットのデジタルデータをチャンネル毎に積算する積算部７７を備えている。 - 特許庁

A signal comparator circuit 5 discriminates whether or not both video signals outputted from an analog tuner 1 and a digital tuner 2 are coincident with each other, and a signal delay circuit 4 applies delay processing to the video signal outputted from the analog tuner 1 until both the video signals are coincident with each other.例文帳に追加

信号比較回路５によってアナログチューナー１とデジタルチューナー２とより出力される双方の映像信号が一致するかどうかの判定を行い、双方の映像信号が一致するまで、信号遅延回路４がアナログチューナー１より出力された映像信号の遅延処理を行う。 - 特許庁

The squelch circuit which compares a threshold value with a differential input signal that is differentially inputted for outputting a squelch signal, includes a first comparator circuit which receives the first differential signal and outputs a first digital signal obtained by comparing the differential input signal and threshold value.例文帳に追加

差動入力される差動入力信号と閾値とを比較して、スケルチ信号を出力するスケルチ回路は、差動入力信号が入力され、前記差動入力信号と前記閾値とを比較して得られた第１のデジタル信号を出力する第１のコンパレータ回路を有する。 - 特許庁

This signal detecting circuit for the magnetic sensor includes: a differential amplifier 33 input with an output voltage from a detecting coil 113 of the magnetic sensor 11; a hysteresis comparator 34 input with an output from the differential amplifier 33; and a counter 35 for counting the pulse number of a clock between respective outputs of two adjacent spikelike voltages included in the output voltage, based on a digital signal output from the hysteresis comparator 34.例文帳に追加

磁気センサ１１の検出コイル１１３の出力電圧が入力される差動増幅器３３と、差動増幅器３３の出力が入力されるヒステリシスコンパレータ３４と、ヒステリシスコンパレータ３４から出力されるデジタル信号に基づいて、出力電圧に含まれる隣接する２つのスパイク状電圧のそれぞれが出力される間におけるクロックのパルス数をカウントするカウンタ３５とを含む磁気センサの信号検出回路を提供する。 - 特許庁

A comparator 21 converts an analog modulated wave signal Sm from a modulated wave generating circuit 16 into a digital signal Sd and outputs it, a counter 22 counts cycles of a clock signal So outputted from the clock generating circuit according to the digital signal Sd, and a comparing circuit 25 compares the count value with a specification of the center frequency of the clock signal So set in a specification memory 24.例文帳に追加

コンパレータ２１で変調波生成回路１６からのアナログ変調波信号Ｓｍをデジタル信号Ｓｄに変換して出力し、該デジタル信号Ｓｄに応じて、カウンタ２２でクロック生成回路２から出力されたクロック信号Ｓｏの周期のカウントを行い、該カウント値とあらかじめ規格値メモリ２４に設定されたクロック信号Ｓｏの中心周波数の規格値とを比較回路２５で比較するようにした。 - 特許庁

Thus, the analog Doppler signal is converted into a digital signal (binary signal) with the comparator 9, so that the power consumption can be reduced because the A/D conversion is not required to be performed by the detecting circuit 8, and the reduction of the power consumption allows continuous operation, thereby keeping the detection performance.例文帳に追加

而して、コンパレータ９によってアナログのドップラー信号をディジタル信号（２値信号）に変換しているため、検知回路８でＡ／Ｄ変換を行う必要がないから消費電力が低減でき、しかも、消費電力を低減したことで連続動作が可能となって検出性能を維持することができる。 - 特許庁

This driving method is used for the electronic device 101 having an AND (logical product) circuit 143 as a clock signal generating means, a shift register 142 as a serial parallel converting means, a D/A converter 141 as a digital analog converting means, and a comparator 140 as a comparing means.例文帳に追加

本発明の電子装置の駆動方法はクロック信号生成手段としてのＡＮＤ回路１４３と、シリアルパラレル変換手段としてのシフトレジスタ１４２と、デジタルアナログ変換手段としてのＤ／Ａコンバータ１４１と、比較手段としてのコンパレータ１４０を備える電子装置１０１の駆動方法である。 - 特許庁

A phase comparator circuit 17 compares the vertical synchronizing signal of the read image data with a vertical synchronizing signal, written in the field memory/interpolation circuit 1 and gives a voltage, corresponding to the phase difference to a crystal oscillation circuit 13 as a control voltage via a loop filter 19 and a digital/analog converter 20.例文帳に追加

位相比較回路１７は、読み出される画像データの垂直同期信号と、フィールドメモリ／補間回路１に書き込まれる画像データの垂直同期信号とを比較し、その位相差に対応する電圧を、ループフィルタ１９およびＤ／Ａコンバータ２０を介し、水晶発振回路１３に、制御電圧として供給する。 - 特許庁

In the noise clamp circuit NCC, a digital comparator 23 compares setting voltage data D6 which denote the clamp level with the product data D5 for comparison of their magnitudes, and a selector circuit 24 selectively outputs the setting voltage data D6 or the product data D5, depending on the result of the comparison as data DAF of the signal wave.例文帳に追加

ノイズクランプ回路NCCでは、デジタル比較器２３によりクランプレベルを示す設定電圧データＤ６と乗算データＤ５の大小を比較し、その比較結果に応じてセレクタ回路２４が設定電圧データＤ６と乗算データＤ５を選択的に出力しその出力を信号波のデータＤAFとする。 - 特許庁

A clock reproduction loop is composed by using a phase comparator 3 which generates a phase error signal at a rising edge of a reproduction clock signal CLOCK, and a synchronization circuit 8 which performs a data latch operation in synchronization with a falling edge of the reproduction clock signal CLOCK is provided at a preceding stage of the digital signal processing circuit.例文帳に追加

再生クロック信号ＣＬＯＣＫの立ち上がりエッジで位相誤差信号を生成する位相比較器３を用いてクロック再生ループを構成し、再生クロック信号ＣＬＯＣＫの立ち下がりエッジに同期してデータラッチ動作を行う同期化回路８をデジタル信号処理回路の前段に設ける。 - 特許庁

A comparator 8 executes automatic threshold control(ATC) for a differential output signal Sd from the differential amplifier 7 by resistor elements R10, R11 and a capacitor C12 and sends digital output data Sf in which all 1-bit data in the received signal Sa are raised by comparison using the ATC.例文帳に追加

更に、この差動増幅の差動出力信号Ｓｄをコンパレータ８が抵抗素子Ｒ１０，Ｒ１１及びコンデンサＣ１２によって自動閾値制御（ＡＴＣ）を行い、この自動閾値制御による比較で受信信号Ｓａにおける全ての１ビットデータが立ち上がったデジタル出力データＳｆを送出する。 - 特許庁

A differential amplification circuit 3 sample-holds a sum of differential component of the L and R signals and Coriolis force in a sample-hold circuit 81, integrates it in an integration circuit 82, compares it with a fixed level in a comparator 83, and provides a digital signal with a duty factor corresponding to Coriolis force to the microprocessor 7 as the angular velocity detecting signal.例文帳に追加

差動増幅回路３はＬ信号とＲ信号との差動成分＋コリオリ力をサンプルホールド回路８１でサンプルホールドし、積分回路８２で積分してコンパレータ８３で所定のレベルと比較し、コリオリ力に応じたデューティ比を有するデジタル信号を角速度検出信号としてマイクロプロセッサ７に与える。 - 特許庁

A comparator CP comprises a first input terminal which receives a voltage corresponding to the analogue signal that is to be converted into digital signal, and a second input terminal which receives a first reference voltage whose voltage level sequentially rises or drops, and compares a voltage of the first input terminal with that of the second input terminal.例文帳に追加

コンパレータＣＰは、デジタル信号に変換すべきアナログ信号に対応する電圧を受ける第１入力端子と、電圧レベルが順次上昇または下降する第１参照電圧を受ける第２入力端子を有し、第１入力端子の電圧と第２入力端子の電圧とを比較する。 - 特許庁

A bit-shift-amount operation part determines the bit-shift-amount n required to converge the PLL on the basis of an approximate value of the conversion gain of a digital control oscillator and the lower limit and the upper limit of an output of data conversion part corresponding respectively to the lower limit and the upper limit of an output of a phase comparator.例文帳に追加

ビット・シフト量演算部は、ディジタル制御発振器の変換利得の概算値と、位相比較器の出力の下限値及び上限値に相当するデータ変換部の出力の下限値及び上限値に基づいて、当該ＰＬＬを収束させるために必要なビット・シフト量ｎを決定する。 - 特許庁

A clocking circuit 108 is composed so as to start clocking processing from the time when an unillustrated prohibited period signal from a CPU 103 is received, and to stop the clocking processing when an unillustrated burst wave from a comparator 106 is received, and to allow the CPU to output a digital signal of the clocking result as a receiving time.例文帳に追加

ＣＰＵ１０３からの図示しない禁止期間信号を受信した時点から計時処理をスタートさせ、コンパレータ１０６からの図示しないバースト波を受信した時点でこの計時処理を停止させ、計時結果のデジタル信号を受波時間としてＣＰＵ１０３に出力させるように計時回路１０８を構成した。 - 特許庁

An integral voltage V14 provided by continuously integrating an input voltage Vi and a reference voltage VRn is compared with a standard voltage GND by a voltage comparator 17, and a time required for inversion of its comparison result is counted by a counter 23 with the counting result outputted as a digital signal OUT.例文帳に追加

入力電圧Ｖｉ及び参照電圧ＶＲｎを連続して積分して得られた積分電圧Ｖ１４は、電圧比較器１７によって基準電圧ＧＮＤと比較され、その比較結果が反転するまでの時間がカウンタ２３でカウントされ、カウント結果がディジタル信号ＯＵＴとして出力される。 - 特許庁

The CMOS image sensor comprises a current source for decreasing constant a voltage of a photo-diode node, a comparator for comparing the output of an amplifier end to a reference voltage and controlling the current source to reset a photo-diode, and a memory for storing a digital value of the reference voltage.例文帳に追加

ＣＭＯＳイメージセンサーのリセット動作時に発生するリセット雑音、検出回路の特性差により発生する固定パターン雑音、及び以前の映像信号の強度が出力信号に影響を与えるイメージラグなどをリセット電圧を制御することによって減少させ、高い信号対雑音比を得ることができる。 - 特許庁

A digital broadcast receiver includes: a video output terminal for outputting a video signal to the video display; a video input terminal for inputting a video signal to be displayed on the video display; a waveform comparator circuit for comparing the video signal output from the video output terminal with the video signal input to the video input terminal; and a controller for powering off the digital broadcast receiver.例文帳に追加

本発明のデジタル放送受信機は、映像信号を映像表示装置に出力する映像出力端子と、前記映像表示装置に表示される映像信号を入力する映像入力端子と、前記映像出力端子から出力される映像信号と、前記映像入力端子に入力される映像信号とを比較する波形比較回路と、前記波形比較回路の比較結果に基づき、デジタル放送受信機の電源をオフする制御部と、を備える。 - 特許庁

In the solid-state imaging apparatus with a column A/D conversion circuit 106 which converts a pixel signal S103 output by a pixel 101 into a digital signal, the column A/D conversion circuit 106 is provided with a comparator 107 which outputs a result (comparison result signal S123) of voltage comparison between the pixel signal S103 and analog lamp voltage S122.例文帳に追加

画素１０１が出力した画素信号Ｓ１０３をデジタル信号に変換するカラムＡ／Ｄ変換回路１０６を備えた固体撮像装置において、カラムＡ／Ｄ変換回路１０６に、画素信号Ｓ１０３とアナログランプ電圧Ｓ１２２との電圧比較の結果（比較結果信号Ｓ１２３）を出力する比較器１０７を設ける。 - 特許庁

The output voltage of the amplifier 5 can be adjusted by an adjusting circuit 6, and adjusted by controlling the resistance of a digital potentiometer 9 by a comparator 10 until the output voltage becomes the same as a standard voltage while making the leakage current flow through the main electric path 2 in a state that a setting switch 8 of the adjusting circuit 6 is turned on.例文帳に追加

増幅器５の出力電圧は調整回路６によって調整でき、調整回路６の設定スイッチ８をオンにした状態で、主電路２に漏洩電流を流し、増幅器５の出力電圧が基準電圧と同じになるまでコンパレータ１０によってデジタルポテンションメータ９の抵抗値を増減させて調整して行う。 - 特許庁

The device which adaptively compensate for an inaccuracy in the analog/digital converter 100, comprises a comparator 104 which compares an analog input signal 102 to a reference signal 108, and generates a decision signal 110, and an adder 112 which generates an error signal 114, by adding the analog input signal to a control signal 130.例文帳に追加

アナログ／ディジタル変換器１００における誤りを適応的に補償する装置は、アナログ入力信号１０２を基準信号１０８と比較して判定信号１１０を生成する比較器１０４と、アナログ入力信号を制御信号１３０と加算することによって誤差信号１１４を生成する加算器１１２とを備える。 - 特許庁

For example, a comparator circuit Cr_k compares each interpolation voltage resulting from interpolating a voltage between noninverting output voltages of differential amplifiers A_k and A_k+1 with each interpolation voltage resulting from interpolating a voltage between inverting output voltages of the differential amplifiers A_k and A_k+1, and an encode circuit 105 outputs a digital data signal with a prescribed resolution.例文帳に追加

例えば比較回路Ｃｒ_kは差動増幅器Ａ_k・Ａ_k+1の非反転出力電圧間の電圧を補間した各補間電圧と、反転出力電圧間の電圧を補間した各補間電圧とを比較して、ディジタル信号である比較結果信号を出力し、エンコード回路１０５は所定の分解能のディジタルデータ信号を出力する。 - 特許庁

An average value of output signals of amplifying systems 13A and 13B is obtained by an average value detector 23 by digital calculation processing, the average value is compared with a fixed value 26 common to the amplifying systems 13A and 13B by a comparator 24, and the bias voltage of an amplifier 14 in the amplifying systems 13A and 13B is controlled based on the comparison result.例文帳に追加

各増幅器系統１３Ａ、１３Ｂの出力信号の平均値を平均値検出部２３でデジタル演算処理により求め、この平均値を各増幅器系統１３Ａ、１３Ｂに共通の固定値２６と比較器２４で比較し、この比較結果に基づいて各増幅器系統１３Ａ、１３Ｂの増幅器１４のバイアス電圧を制御する。 - 特許庁

A voltage value output as a differential signal from a first and a second output terminal of the differential amplifier section 21 is converted into a six-bit digital value by a sequential comparison type AD converter circuit (which consists of the first variable capacity section 22A, the second variable capacity section 22B, and the comparator section 23 and connection control section 24) and then is output.例文帳に追加

差動増幅部２１の第１出力端子および第２出力端子から差動信号として出力された電圧値は、逐次比較型ＡＤ変換回路（第１可変容量部２２Ａ，第２可変容量部２２Ｂ，比較部２３および接続制御部２４からなる。）により、６ビットのデジタル値に変換されて出力される。 - 特許庁

To solve the problem that a conventional circuit for detecting picture display position discriminates a display period and a blanking period by comparing a signal level of a digital video signal with a fixed level thereof by using a comparator, however, since the fixed level is an approximately determined blanking level and is set manually, the fixed level is not able to correspond to various video signals and has to be set in every case.例文帳に追加

従来の画面表示位置検出回路は、コンパレータ２によってディジタル映像信号の信号レベルと固定レベルとを比較することにより、表示期間とブランキング期間を判別しているが、固定レベルは、適当に決められたブランキングレベルであって手動で設定されるものであるので、種々の映像信号に対応することができず、その都度、固定レベルを設定しなければならない。 - 特許庁

The A/D converter includes a track hold circuit 11, a reference voltage generation circuit 12, a switched capacitor circuit 12, a preamplifier 14 for amplifying voltage held by the switched capacitor circuit 13, a comparator 15 for generating a logic level corresponding to the output of the preamplifier 14, and an encoder 16 for converting the logic level into a binary code (n-bit digital output).例文帳に追加

このＡ／Ｄ変換器は、トラックホールド回路１１と、参照電圧生成回路１２と、スイッチドキャパシタ回路１３と、このスイッチドキャパシタ回路１３によりホールドされた電圧を増幅するプリアンプ１４と、このプリアンプ１４の出力に対応したロジックレベルを発生するコンパレータ１５と、このロジックレベルをバイナリコード（ｎビットデジタル出力）に変換するエンコーダ１６とを具備している。 - 特許庁

This digital filter is provided with a multistage shift register 13 in which flip flops are serially connected, an up/down counter 14 which inputs one of the outputs of the two flip flops of the shift register 13 to an up count terminal 15, and inputs the other output to a down count terminal 16, and a comparator 17 which compares the output of the up/down counter 14 with a prescribed constant.例文帳に追加

フリップフロップを直列接続した多段のシフトレジスタ１３と、該シフトレジスタ１３の２つのフリップフロップの出力の内、一方をアップカウント端子１５に入力し、前記出力の他方をダウンカウント端子１６に入力するアップダウンカウンタ１４と、該アップダウンカウンタ１４の出力と所定の定数とを比較する比較器１７とからディジタルフィルタを構成したもの。 - 特許庁

A darkening detection circuit 30A is realized with a layout area suppressed to minimum, using a simple circuit configuration added to a simple digital circuit, for example, a latch circuit 32 consisting of one NAND circuit 41, one inverter 42, and two switch elements 43 and 44, using the existing DAC18, comparator 21, and AND circuit 22 used with column parallel ADC.例文帳に追加

列並列ＡＤＣで用いられている既存のＤＡＣ１８と比較器２１およびＡＮＤ回路２２とを利用し、例えば１つのＮＡＮＤ回路４１、１つのインバータ４２および２つのスイッチ素子４３，４４によって構成されるラッチ回路３２等の簡単なデジタル回路を追加するだけの極めて簡単な回路構成で黒沈み検出回路３０Ａを実現し、レイアウト面積を最小限に抑える。 - 特許庁

The digital radio demodulation use information processor provided with demodulation purpose finite impulse response filters 1, 10 and a coefficient selection means, comprising counters [1]: 3 and [2]: 11 to select coefficients of the finite impulse response filters 1, 10 depending on an input signal, is provided with a comparator 21, that stops the operation of the coefficient selection means comprising the counters [1]: 3 and [2]: 11.例文帳に追加

復調のための有限インパルス応答フィルタ１，１０と、入力信号に応じて前記有限インパルス応答フィルタ１，１０の係数を選択するカウンタ〔１〕：３，カウンタ〔２〕：１１からなる係数選択手段とを備えたディジタルラジオ復調用情報処理装置において、前記入力信号の無入力状態を検知し前記カウンタ〔１〕：３，カウンタ〔２〕：１１からなる係数選択手段の動作を停止させる比較器２１からなる検知手段を設けた。 - 特許庁