「Digital Comparator」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

When the level (amplitude value) of a reproduced RF signal made to be digital data is equal to a comparator level, a bit detection part 4 outputs channel bit data of a logic level '0' or channel bit data of the logic level '1' in accordance with the size of the sum of amplitude values before and after the level and the comparator level.例文帳に追加

ビット検出部４は、デジタルデータとされた再生ＲＦ信号のレベル（振幅値）がコンパレートレベルと等しいときには、その前後の振幅値の和とコンパレータレベルとの大小により論理レベル“０”のチャネルビットデータ又は、論理レベル“１”のチャネルビットデータを出力する。 - 特許庁

To provide a sequential conversion analog-to-digital converter which has a comparator comparing an analog voltage with a reference voltage, and can set the breakdown voltage of an MOS transistor constituting the comparator lower than the maximum voltage of the signal amplitude of an analog input signal.例文帳に追加

本発明は、アナログ電圧を基準電圧と比較する比較器を有し、その比較器を構成するＭＯＳトランジスタの耐圧をアナログ入力信号の信号振幅の最大電圧より低くすることが可能な逐次変換型アナログデジタル変換器を提供することを目的とする。 - 特許庁

In the analog-to-digital conversion circuit 1, an analog input signal Vin is compared with reference voltage Vrefa by a comparator in a sub A/D converter 9a in a circuit 3 at the first step and an operational amplifier 14 operates in response to an output signal of the comparator.例文帳に追加

アナログ−デジタル変換回路１では、１段目の回路３で入力されるアナログ入力信号Ｖｉｎが基準電圧ＶｒｅｆａとサブＡ／Ｄコンバータ９ａ内のコンパレータにより比較され、コンパレータの出力信号に応答して演算増幅器１４が動作する。 - 特許庁

To provide an analog/digital converter capable of eliminating the influence of any non-linearity by decreasing a threshold voltage to be applied to a comparator array according to the non-linearity of the sample-and-hold.例文帳に追加

サンプルアンドホールドの非直線性に応じて、比較器アレイに印加されるしきい値電圧を下げることによって非直線性の影響を排除したアナログデジタル変換器を提供する。 - 特許庁

At least one input (304) of at least one comparator (303) is connected between the individual reference elements (302) of the reference circuit network in the analog-to-digital converter (301), respectively.例文帳に追加

アナログデジタル変換器（３０１）の基準回路網における各基準素子（３０２）間に、少なくとも１つの比較器（３０３）の少なくとも１つの入力（３０４）が接続される。 - 特許庁

The comparator 9 gives the result of comparison to a digital filter 2 for PLL operations, and a pulse width control register 3a holds the duty of a PWM signal when the PLL circuit is locked.例文帳に追加

その比較結果をデジタルフィルタ２に入力してＰＬＬ動作させ、当該ＰＬＬ回路がロックした状態でのＰＷＭ信号のデューティをパルス幅制御レジスタ３ａに保持させておく。 - 特許庁

The measurement of the phase angle is processed by a digital signal processor 213 for composing a comparator circuit 231 in order to generate the output voltage in the case where the phase angle is not 45°.例文帳に追加

位相角測定は、位相角が４５゜でない値の場合に、出力電圧を生成するために、比較器回路（２３１）を合成するためのデジタルシグナルプロセッサ（２１３）により処理される。 - 特許庁

To provide a digital DLL circuit with a simple configuration capable of easily obtaining a delay feedback value without using a phase comparator or the like and easily executing complicated control.例文帳に追加

位相比較回路等を用いることなく、簡単な構成で遅延フィードバック値を容易に得ることができ、複雑な制御を容易に行うことができるデジタルＤＬＬ回路を提供する。 - 特許庁

A comparator compares a voltage level of reference voltage V_H×V_L that an initial-stage D/A converter 1 generates in accordance with digital data of high-order m-bits, and outputs a comparison signal CS.例文帳に追加

比較器４は、初段Ｄ／Ａコンバータ１が上位ｍビットのデジタルデータに応じて生成する基準電圧Ｖ_Ｈ ・Ｖ_Ｌ の電圧レベルを比較し、比較信号ＣＳを出力する。 - 特許庁

To solve the problem of a ΣΔ type analogue-to-digital converter of DC input in which resolution degrades when the output frequency of a comparator comes to be an integer fraction of sampling frequency.例文帳に追加

直流流力のΣΔ型アナログデジタル変換器で、コンパレータの出力周波数がサンプリング周波数の整数分の１になると分解能が低下するという課題を解決する。 - 特許庁

In succession, the voltage levels of the first and second analog input are compared with a reference voltage through a comparator, and the first and second analog input are converted into the corresponding first and second digital output code.例文帳に追加

続いて、コンパレータにより、この第１および第２のアナログ入力の電圧レベルと基準電圧とを比較し、対応したコードの第１および第２のデジタル出力に変換する。 - 特許庁

A reference voltage (threshold) outputted from a reference voltage generation circuit 32 and the digital signal from the A/D conversion circuit 31 are compared by a comparator circuit 33 to detect the generation of the dew condensation.例文帳に追加

比較回路３３は、基準電圧発生回路３２が出力する基準電圧（しきい値）とＡ／Ｄ変換回路３１からのデジタル信号とを比較して、結露の発生を検出する。 - 特許庁

The voltage comparator circuit 11 of the analog/digital converter has 15 CMOS inverters IV1-IV15, that receive the same analog input voltage Vin, and have different threshold values.例文帳に追加

上記ＡＤ変換装置の電圧比較回路１１は、同一のアナログ入力電圧Ｖｉｎを受けると共に、異なる閾値を有する１５個のＣＭＯＳインバータＩＶ１〜ＩＶ１５を備えている。 - 特許庁

In this case, the computer 1 gives a diagnostic digital output VDref (VDo±α) to a diagnostic DAC 4, and a comparator 5 compares its analog output Vref with the output Vo of the DAC 2.例文帳に追加

このとき、計算機１から、診断用ＤＡＣ４に診断用ディジタル出力ＶDref（ＶDO±α）を入力し、そのアナログ出力ＶrefとＤＡＣ２の出力ＶOコンパレータ５で比較する。 - 特許庁

The comparator 515 compares the voltage of an input signal 5131 with the voltage of the threshold signal 5141 and reproduces a digital signal from the input signal 5131, on the basis of the comparison result.例文帳に追加

比較器５１５は閾値信号５１４１の電圧を基準として入力信号５１３１の電圧を比較し、その結果に基づいて入力信号５１３１からデジタル信号を再生する。 - 特許庁

A comparator circuit 102 is configured to compare the amplified analog detection signal 112 output by the amplifier circuit 105 with a threshold voltage and to output its result as a digital detection signal 113.例文帳に追加

コンパレータ回路１０２は、アンプ回路１０５からの増幅アナログ検知信号１１２の電圧とスレショルド電圧とを比較して、その結果をデジタル検知信号１１３として出力する。 - 特許庁

The successive approximation analogue/digital converter which comprises a control logic circuit 1 time-controlled by an external clock signal comprises a digital/analogue converter 2 which converts a second digital D supplied from the control logic circuit into an analogue signal A, and a comparator 3 which compares the analogue signal A with an analogue signal B inputted into the analogue-digital converter.例文帳に追加

外部クロック信号により時間制御される制御論理回路１を有する逐次近似アナログ‐デジタル変換器において、アナログ‐デジタル変換器は、制御論理回路により供給された２番目のデジタル信号Ｄをアナログ信号Ａに変換するデジタル‐アナログ変換器２と、前記アナログ信号Ａを、アナログ‐デジタル変換器に入力されるアナログ信号Ｂと比較する比較器３とを有する。 - 特許庁

A digital sound signal comparator 22 detects whether or not the contents of the payload of a data burst generated from a digital sound signal output from an output-terminal 12 of a television set 1 coincide with those of the payload of a data burst generated from a digital sound signal output from a reference tuner 21, while considering delays on a time axis of both digital sound signals.例文帳に追加

デジタル音声信号比較部２２は、テレビ１の出力端子１２から出力されるデジタル音声信号から生成したデータバーストのペイロードの内容が、基準チューナ２１から出力されるデジタル音声信号から生成したデータバーストのペイロードの内容と一致するか否かを双方のデジタル音声信号の時間軸上の遅延を考慮して検出する。 - 特許庁

The analog/digital conversion circuit includes an input polarity change section 1, an integrator 2 for integrating an input signal, an integrator output adjustment circuit 5 for adjusting an output voltage of the integrator 2, a window comparator 3, and a control circuit 4 for controlling the input polarity change section 1, the integrator output adjustment circuit 5, and the window comparator 3 and generating a digital signal.例文帳に追加

本発明にかかるアナログデジタル変換回路は、入力極性切替部１と、入力信号を積分する積分器２と、積分器２の出力電圧を調整する積分器出力調整回路５と、ウィンドコンパレータ３と、入力極性切替部１と積分器出力調整回路５とウィンドコンパレータ３を制御すると共に、デジタル信号を生成する制御回路４を有する。 - 特許庁

The video output system receives a digital signal by receiving power supply and converting the power through a voltage comparator and while referring to the digital signal, clock cycle and phase compensation is performed to a vertical synchronous signal generated from the system.例文帳に追加

当該映像出力系統は、電源供給を受けて電圧比較器により転換されることによりディジタル信号を受信し、当該ディジタル信号を参考に、系統から発生した垂直同期信号に対してクロック周期および位相補償を行うものである。 - 特許庁

A transmission signal from a digital signal/analog signal source 20-1 and a transmission signal from a digital signal/analog signal source 20-2 are weighted, respectively, these transmission signals are analog-combined by a combination section 12, and binary identification is performed by a comparator 13.例文帳に追加

デジタル信号／アナログ信号源２０−１からの伝送信号と、デジタル信号／アナログ信号源２０−２からの伝送信号とにそれぞれ重み付けを行い、これらの伝送信号を合成部１２でアナログ合成した後、コンパレータ１３で２値識別する。 - 特許庁

A comparator 35 compares the potential in the node vcm with the potential vdrk of the pixel in a dark state and determines the higher bit of a digital value when the potential in the node vcm becomes lower.例文帳に追加

比較器３５は、ノードｖｃｍの電位と画素の暗状態における電位ｖｄｒｋとを比較しており、ノードｖｃｍの電位の方が低くなったときにデジタル値の上位ビットを決定する。 - 特許庁

The demodulated signal is binarized by a voltage comparator, inverted by a logic inverter 20, delayed by a specific quantity by a digital delay circuit 22, and amplified by an amplitude adjuster 24 to a specific amplitude.例文帳に追加

復調された信号は、電圧比較器で２値化され、論理反転器２０で反転されたデジタル遅延回路２２で所定量遅延され振幅調節器２４で所定の振幅に増幅される。 - 特許庁

A phase comparator 11 detects a phase difference between an input signal S1 and an output signal S2 from a frequency divider 16 and outputs a phase difference signal S3 consisting of a digital value proportional to the detected phase difference.例文帳に追加

位相比較器１１は、入力信号Ｓ１と分周器１６の出力信号Ｓ２との位相差を検出し、この検出位相差に比例するデジタル値からなる位相差信号Ｓ３を出力する。 - 特許庁

To obtain the dynamic range, a comparator is installed in precedence to an A/D converter, a digital code is integrated about a pixel wherein sufficient signal charge is stored, and the pixel is reset to start storing the signal charge.例文帳に追加

そのためには、Ａ／Ｄ変換器の前に比較器を設置し、信号電荷が十分蓄積されている画素についてディジタルコードを積分し、画素をリセットして信号電荷の蓄積を開始する。 - 特許庁

Only when a difference value between the DTOUT and the DVAL is larger than a predetermined value SDAT, the DTOUT is updated with the DVAL using a digital comparator block DCMP_BK.例文帳に追加

そして、ディジタルコンパレータブロックＤＣＭＰ＿ＢＫを用いて、ＤＴＯＵＴとＤＶＡＬの差分値が所定の設定値ＳＤＡＴよりも大きい場合にのみＤＴＯＵＴをＤＶＡＬで更新する。 - 特許庁

The log function 206-2 latches the output of a counter in a 12-bit digital/analog converter 213 at the timing of outputting a pulse from a comparator 204 to determine data written into a data register group 211.例文帳に追加

コンパレータ２０４のパルス出力のタイミングで、ログ機能２０６−２は１２ビットデジタルアナログ変換器２１３内のカウンタの出力をデータレジスタ群２１１への書き込みデータを確定するためにラッチする。 - 特許庁

A digital modulator 1A reproduces the power information based on amplitude comparison results obtained from a pilot signal amplitude comparator circuit 7 by using a nonlinear conversion table 20 for power information generation.例文帳に追加

ディジタルモジュレータ１Ａは電力情報発生用非線型変換テーブル２０を用いてパイロット信号振幅比較回路７から得られる振幅比較結果に基づき電力情報を再現させる。 - 特許庁

The number Fm of counting times while the output voltage of the integration circuit 1 exceeds V1 and rises to an analog voltage Vm being the object of digital conversion, is counted by a comparator 7b and a counter 9a.例文帳に追加

積分回路１の出力電圧ＶがＶ１を超えてデジタル変換の対象とするアナログ電圧Ｖｍまで上昇する間のカウント数Ｆｍをコンパレタ７ｂとカウンタ回路９ｂでカウントする。 - 特許庁

Because an analog circuit such as a comparator is not needed to detect the clock and reset signals that are subjected to wired input to the terminals 101 and 102, the switching control of an operation mode is realized only by a digital circuit.例文帳に追加

接続端子１０１，１０２に有線入力されるクロック信号とリセット信号との検出にはコンパレータなどのアナログ回路は不要なので、動作モードの切換制御がデジタル回路のみで実現される。 - 特許庁

Three axial signals of a sensor are rectified by full-wave rectifying circuits 4 each formed by combining four diodes and their outputs are added by an adding circuit 5, whose output is converted into a digital signal through a comparator 6.例文帳に追加

センサの３軸方向信号をそれぞれ４個のダイオードを組み合わせた全波整流回路４により整流し、その出力を加算回路５で加算し、更にコンパレータ６を介しデジタル信号化した。 - 特許庁

At the comparator part 7, the digital image signal inputted from an A/D conversion part 6 is compared with the threshold inputted from the automatic gain control part 13 to judge the position of the end part of an object 3.例文帳に追加

コンパレータ部７では、Ａ／Ｄ変換部６から入力されたデジタル映像信号と自動利得制御部１３から入力された閾値とが比較され、被測定物３の端部位置が判定される。 - 特許庁

Therefore, operation frequencies of a phase comparator 107, an LPF 108, and a digital VCO 109 can be reduced in the same way, and processing speed of the PLL circuit can be accelerated.例文帳に追加

従って、その後段側に配される位相比較器１０７、ＬＰＦ１０８、デジタルＶＣＯ１０９の動作周波数も同様に低減することができ、ＰＬＬ回路の高速化を図ることができる。 - 特許庁

Moreover, a voltage dividing circuit 29 for dividing an output voltage of the sample hold circuit 25 and a comparator circuit 32 for obtaining digital value through comparison between the divided voltage and the land pre-pit signal is also provided.例文帳に追加

また、このサンプルホールド回路２５の出力電圧を分圧する分圧回路２９と、この分圧された電圧とランドプリピット信号とを比較して２値化するコンパレータ回路３２も備えている。 - 特許庁

The arrangement comprises a comparator circuit having a reference voltage input and a variable voltage input and being provided to produce a digital value on an output depending on a comparison between the reference voltage and the variable voltage.例文帳に追加

本構成は、基準電圧入力及び可変電圧入力を有し、基準電圧と可変電圧との比較に基づいて出力にデジタル値を生成するように設けられた比較器回路を含む。 - 特許庁

A voltage to be compared is generated using a reference capacitor having a variable current source, a comparator compares the voltage to be compared with a reference voltage, and a logic circuit converts their potential difference into a digital signal.例文帳に追加

可変電流源を備えた基準コンデンサを用いて被比較電圧を生成し、被比較電圧と基準電圧を比較器によって比較し、電位差をロジック回路によってデジタル信号に変換する。 - 特許庁

Also, when inputting an analog signal (R channel output) whose waveform is shown by (c) supplied from a D/A converter, the decoder generates a digital signal (clock) shown by (d) by the other comparator.例文帳に追加

また、復調器は、Ｄ／Ａコンバータから供給された（ｃ）に示すような波形のアナログ信号（Ｒチャンネル出力）を入力すると、他方のコンパレータにて、（ｄ）に示すようなデジタル信号（クロック）を生成する。 - 特許庁

A circuit mechanism for generating a histogram of output codes generated by an analog/digital converter (ADC) on the integrated circuit chip includes a comparator arranged on the chip together with the ADC.例文帳に追加

集積回路チップ上のアナログ／デジタル変換器（ＡＤＣ）によって生成される出力コードのヒストグラムを生成するための回路機構は、ＡＤＣと共にチップ上に配置した比較器を含む。 - 特許庁

The analog/digital conversion circuit 1 includes: a group of high-order comparators D1 to D3; a low-order comparator D0; and a comparison reference voltage source 10 provided with seven reference voltage output points V1 to V3, and Va to Vd.例文帳に追加

ＡＤ変換回路１は，上位コンパレータ群Ｄ１〜Ｄ３と下位コンパレータＤ０と，７個の基準電圧出力点Ｖ１〜Ｖ３，Ｖａ〜Ｖｄを備えた比較基準電圧源１０とを有する。 - 特許庁

To provide an analog/digital (A/D) converter in which a high level of accuracy can be achieved even when the indeterminate output state of a comparator exists like when the high-temperature superconductor of a high inductance value is used.例文帳に追加

インダクタンス値の大きな高温超電導体を用いた場合のように比較器の出力不確定状態が存在しても高精度を実現できるアナログ−デジタル変換器を提供する。 - 特許庁

A digital signal with the same value as that of the diagnosis object channel is given to the digital/analog converter 22 of the comparison channel, a comparator circuit 51 compares an output of the digital/analog converter 22 with an output of an output buffer 31 in the diagnosis object channel to discriminate that there is a fault in the diagnosis object channel when they have a prescribed difference level.例文帳に追加

そして、比較チャネルのＤ／Ａ変換器２２に診断対象チャネルと同じ値のディジタル信号を入力させ、Ｄ／Ａ変換器２２の出力と、診断対象チャネルにおける出力バッファ３１の出力とを比較回路５１で比較して、これらに所定の差がある場合には診断対象チャネルに異常があると判断する。 - 特許庁

An automatic cutoff frequency adjusting circuit (412) comprises: a voltage/current converter circuit (30); a charge circuit (50); a discharge circuit (40); a digital capacitance (70) having a plurality of electrostatic capacitances; a comparator (80) for comparing a voltage inputted to the digital capacitance with a reference voltage; and a capacitance control circuit (600) for controlling the digital capacitance.例文帳に追加

電圧電流変換回路（３０）、充電回路（５０）、放電回路（４０）、複数の静電容量を有するデジタル容量（７０）、上記デジタル容量に入力される電圧と基準電圧との対比を行う比較器（８０）及び上記デジタル容量を制御する容量制御回路（６００）を含んでカットオフ周波数自動調整回路（４１２）を構成する。 - 特許庁

A transmission circuit 100 is provided with: an analog/digital converter 110 for respectively converting two systems of output signals into digital signals; a comparator 113 for comparing the gains of the output signals on the basis of digital data after the conversion; and gain setting registers 105, 106 for suppressing the gain of the output signal having the larger gain on the basis of the result of comparison.例文帳に追加

送信系回路１００における２系統の出力信号をそれぞれデジタル信号に変換するＡＤ変換器１１０と、変換後のデジタルデータに基づいて出力信号のゲインを比較する比較器１１３と、比較結果に基づいてゲインの大きい出力信号のゲインを抑えるゲイン設定レジスタ１０５、１０６と、を備える。 - 特許庁

In a calculation period of calculating digital control signals DACS, DAC2, ..., DAC0 for DC offset voltage reduction, the voltage comparator CMP detects a calibration voltage depending on a voltage drop of one calibration resistance R22 caused by analog currents of a digital-analog converter DAC0.例文帳に追加

ＤＣオフセット電圧低減のデジタル制御信号ＤＡＣＳ、ＤＡＣ２…ＤＡＣ０を算出する算出期間で、デジタルアナログ変換器ＤＡＣ０のアナログ電流による一方の校正抵抗Ｒ２２の電圧降下に依存する校正電圧を電圧比較器ＣＭＰが検出する。 - 特許庁

The digital loop filter 12 includes a proportional path 12a which has a first gain α and to which a digital phase output signal θ of the phase comparator 10, 11 is supplied; integration paths 12b, 12c and 12d each of which has a second gain β and to which the signal θ is supplied, and determiners 12g, 12h for determining a magnitude of the signal θ.例文帳に追加

ディジタルループフィルタ12は、第1ゲインαを有して位相比較器10、11のディジタル位相出力信号θが供給される比例パス12aと、第2ゲインβを有して信号θが供給される積分パス12b、12c、12dと、信号θの大きさを判定する判定器12g、12hを含む。 - 特許庁