| 例文 |
FIFO bufferの部分一致の例文一覧と使い方
該当件数 : 217件
A digital multifunctional machine 1 comprises: a FIFO memory 112 serving as a buffer for temporarily storing data DMA (Direct Memory Access)-transferred from a DDR-SDRAM (Double Data Rate Synchronous Dynamic Random Access Memory) 104; and a FIFO memory 114 serving as a buffer for temporarily storing data to be DMA-transferred to the DDR-SDRAM 104.例文帳に追加
デジタル複合機1は、DDR−SDRAM104からDMA転送されてきたデータを一時的に保持するバッファであるFIFOメモリ112と、DDR−SDRAM104へDMA転送するデータを一時的に保持するバッファであるFIFOメモリ114とを備える。 - 特許庁
When change to the condition D1 or D2, in which the relationship based on the FIFO read access or the FIFO write access alone is carried out, is carried out, occurrence of buffer full or buffer underrun can be prevented surely, and reduction in performance of another memory access is also prevented.例文帳に追加
設定部31および32により、FIFOリードアクセスおよびFIFOライトアクセスのみの関係を変更した条件D1およびD2に変更することにより、バッファフルやバッファアンダーランの発生を確実に防止でき、他のメモリアクセスの性能低下も防ぐことができる。 - 特許庁
The buffering circuit (30) is provided with an FIFO buffer (31) for temporarily storing the access request (rq); a count part (32) for counting the number of access requests (rq) stored in the FIFO buffer (31); and a status notification part (33) for outputting a status notification signal (s2) based on the number of count acquired by the count part (32).例文帳に追加
バッファリング回路(30)は、アクセス要求(rq)を一時的に蓄積するFIFOバッファ(31)と、FIFOバッファ(31)に蓄積されているアクセス要求(rq)の数をカウントするカウント部(32)と、カウント部(32)によるカウント数に基づいて、状態通知信号(s2)を出力する状態通知部(33)とを有している。 - 特許庁
A controller 334 transfers user data and an ECC read from a magnetic disk stored in a FIFO 330 to a buffer 33.例文帳に追加
制御部334は、FIFO330に格納されている磁気ディスクから読み出したユーザデータおよびECCをデータ・バッファ33に転送する。 - 特許庁
To provide a method of selectively and efficiently discarding a packet stored in an FIFO buffer.例文帳に追加
記憶されたパケットの先入れ先出しバッファ内に記憶されたパケットを選択的かつ効率的に破棄することのできるパケット破棄方法を提供する。 - 特許庁
To increase the efficiency of data transfer by preventing reads from overtaking writes when a buffer comprising an FIFO memory is used.例文帳に追加
FIFOメモリで構成されるバッファを用いる場合において、読み出しが書き込みを追い越すことがなくデータ転送を効率化できること。 - 特許庁
When a resident quantity of an FIFO buffer memory (1) reaches a prescribed value, a voltage-controlled crystal oscillator (3) generates a reception regenerating clock (c).例文帳に追加
電圧制御水晶発振器(3)はFIFOメモリバッファ(1)の滞留量が所与の一定値に達すると、受信再生クロック(c)を生成する。 - 特許庁
A decoding processor 646 decodes encrypted data in the packet data outputted from the buffer 644, and rewrites the decoded data for outputting to the stored FIFO buffer 647.例文帳に追加
復号処理部646は、バッファ644から出力されたパケットデータ内の暗号化データを復号し、復号したデータを書き戻してパケットデータをストア型のFIFOバッファであるバッファ647へ出力する。 - 特許庁
An access monitoring part writes an interruption request in an interruption control buffer 18 with FIFO structure when the access request exists in the transmission and reception buffer and a flag of the individual controller is reset.例文帳に追加
アクセス監視部は送受信バッファにアクセス要求があり且つ当該個別制御装置のフラグがリセットされていれば、割込要求をFIFO構成の割込制御バッファ18に書き込む。 - 特許庁
Based on attribute information in the meta-buffer 102, transmission of corresponding stream data is requested to the server device 1, and received stream data is successively stored in a FIFO type audio buffer 101.例文帳に追加
メタバッファ102内の属性情報に基づき、対応するストリームデータの送信がサーバ装置1に対して要求され、受信されたストリームデータはFIFO方式のオーディオバッファ101に順次記憶される。 - 特許庁
In writing data in a buffer memory 1a, the leading address, the terminal address, and the data size of a written first-in first-out (FIFO) block are written in a corresponding FIFO block register and simultaneously full is set to an empty bit.例文帳に追加
バッファメモリ1aにデータの書き込みを行う時、書き込みを行ったFIFOブロックの先頭アドレス、終端アドレス、データサイズを対応するFIFOブロックレジスタに書き込み、同時にEMPTYビットにFULLを設定する。 - 特許庁
The FIFO buffer 10 stores input data in an area specified by a writing address, and outputs the stored data into an area specified by a reading address.例文帳に追加
FIFO10は、入力データを書き込みアドレスにより指定されるエリアに記憶し、読み出しアドレスにより指定されるエリアに記憶されたデータを出力する。 - 特許庁
Thus, even when the FIFO buffer 11 becomes empty by processing delay or the like of the host CPU 1, music signals MUS can be output without interruption.例文帳に追加
これにより、ホストCPU1の処理遅延等でFIFOバッファ11が空になっても、楽音信号MUSを途絶えることなく出力できる。 - 特許庁
Consequently, operation for error data is stopped after the image data of a normal frame stored in the FIFO buffer 13 are transferred entirely to the outside.例文帳に追加
これにより、FIFOバッファ13に格納された正常なフレームの画像データがすべて外部へ転送されてから、エラーデータに対する動作が停止される。 - 特許庁
A preprocessor 641 outputs packet data to a cut-type FIFO buffer 642 when the preprocessor determines that a reception packet is the IPsec packet.例文帳に追加
前置処理部641は、受信パケットがIPsecパケットであると判断した場合に、カット型のFIFOバッファであるバッファ642にパケットデータを出力する。 - 特許庁
The line connector 103 sends the data from the FIFO buffer B 102 to the storage B 30 via a communication line 1004 to resume data transfer.例文帳に追加
そして、回線接続部103は、FIFOバッファB102からのデータを、通信回線1004を介してストレージB30に送信し、データ転送を再開する。 - 特許庁
The memory is a first-in first-out (FIFO buffer or addressable memory and the interface 13 is integrated on the same die as the image sensor.例文帳に追加
前記メモリは、先入れ先出し(FIFO)バッファ、または、アドレス可能メモリであり、このインタフェース13は、前記画像センサと同一のダイ上に集積される。 - 特許庁
The subsequent reading of the FIFO buffer is optimized, based on the decided speed of the link partner, whereby the use of the gap space between packets is enhanced.例文帳に追加
リンクパートナーの決定した速度に基づいてその後のFIFOバッファの読取動作を最適化させ、それによりパケット間ギャップ空間の利用を向上させる。 - 特許庁
The encoded data generating section 40 encodes the quantization data read asynchronously with the writing to the FIFO buffer section 30 to generate encoded data.例文帳に追加
符号化データ生成部40は、FIFOバッファ部30への書き込みと非同期で読み出した量子化データを符号化して符号化データを生成する。 - 特許庁
All pieces of inputted digital audio data are written in a FIFO memory 4 as a writing buffer to a digital recorder 6 such as a CD-R drive.例文帳に追加
CD−Rドライブなどのディジタル記録装置6への書込バッファであるFIFOメモリ4に入力されたディジタルオーディオデータを全て書き込む。 - 特許庁
Preferably a buffer consisting of a 32K-word RAM for one bank, six dual port 16-word FIFOs and a related sequence logic 30 is provided.例文帳に追加
本発明の好ましい実施態様によれば、1バンクの32KワードRAM(14)、6つのデュアルポート16ワードFIFO(23-28)、及び関連するシーケンスロジック(30)からなるバッファが提供される。 - 特許庁
The FIFO buffer section 30 stores quantized data quantized by the quantization section 20 by at least N (N is an integer of 2 or over) frames.例文帳に追加
FIFOバッファ部30は、量子化部20により量子化された少なくともN(Nは2以上の整数)フレーム分の量子化データを記憶する。 - 特許庁
An area 41a obtained by dividing an FIFO is used as a CPU access buffer used when a CPU reads and writes waveform data directly out of and to a waveform memory.例文帳に追加
波形メモリからCPUが直接波形データを読出/書込する際のCPUアクセスバッファとして、FIFOを分割した領域41aを使用する。 - 特許庁
A multiplexed transport packet is buffered by a FIFO buffer 180 and a transport stream is outputted at a rate approximate to the desired one.例文帳に追加
多重化されたトランスポートパケットは、FIFOバッファ180でバッファリングされ、所望の出力レートに近い出力レートでトランスポートストリームが出力する。 - 特許庁
A CPU 2 generates horizontal synchronizing signal data, vertical synchronizing signal data and picture data and writes them in a frame buffer 31 set in an address space of a main memory 3 of the CPU and writes data read out from the frame buffer 31 in a FIFO memory 4, and data are outputted from the FIFO memory 4 to a CRT 6 synchronously with a dot clock.例文帳に追加
CPU2は、水平同期信号データ、垂直同期信号データ、 及び画像データを生成して、 該CPUのメインメモリ3のアドレス空間に設定されたフレームバッファ31に書き込むとともに、フレームバッファ31から読み出したデータをFIFOメモリ4に書き込み、FIFOメモリ4はドットクロックに同期してCRT6に出力する。 - 特許庁
Music data MDT written into the FIFO buffer 11 are pre-processed in the unit of a set of a delta time and a following MIDI message by a system controller 13 and are stored in a MIDI data buffer 14.例文帳に追加
FIFOバッファ11に書き込まれた楽曲データMDTは、システムコントローラ13によってデルタタイムとそれに追従するMIDIメッセージの組の単位で前処理され、MIDIデータバッファ14に蓄えられる。 - 特許庁
Thus, in the digital broadcast streams of the multiplex broadcast channels, a corresponding word is outputted from a FIFO memory and stored in a CA buffer by a grant signal of an arbiter that arbitrates bus occupancy by the CA buffer.例文帳に追加
それにより、CAバッファのバス占有を仲裁するアービタのグラント信号によって、多重放送チャンネルのデジタル放送ストリームのうち、該当ワードがFIFOメモリから出力されてCAバッファに保存される。 - 特許庁
When supplied data exceeds the buffer storage space of a certain prescribed quantity in the FIFO buffer, however, these data are written in the other data storage device in the form of packet and read from that storage device.例文帳に追加
しかし、供給されるデータがFIFOバッファにおける或る所定量のバッファ記憶スペースを越える時、そのデータは、パケットの形で更なるデータ記憶装置に書き込まれ及びその記憶装置から読み取られる。 - 特許庁
A data processor (1) is provide with a central processing unit (2), a memory (5) which can be accessed from the central processing unit, a plurality of input/output circuits (12, 13), and an FIFO control circuit (6) for making the memory operate as the FIFO buffer of the input/output circuits.例文帳に追加
データプロセッサ(1)は、中央処理装置(2)と、中央処理装置によりアクセス可能なメモリ(5)と、複数の入出力回路(12,13)と、メモリを複数の入出力回路のFIFOバッファとして動作させるFIFO制御回路(6)とを有する。 - 特許庁
A FIFO type buffer 101 inputs and stores the information of vertexes as the object of an arithmetic operation and an instruction sequence index 107 for identifying the content of the arithmetic operation.例文帳に追加
FIFO型バッファ101は、演算の対象である頂点の情報と、演算の内容を識別する命令シーケンスインデクス107とを入力して記憶する。 - 特許庁
Furthermore, when the FIFO buffer 11 becomes empty, preprocessing of the music data is stopped and command processing from the host CPU 1 is continued, thereby preventing hang-up of the system controller.例文帳に追加
また、FIFOバッファ11が空になった時に、楽曲データの前処理を停止しホストCPU1からのコマンド処理を継続すれば、システムコントローラのハングアップを防止できる。 - 特許庁
To provide a semiconductor storage device using an FIFO buffer and capable of efficiently reading a plurality of continuous data by means of a CPU or a DMA controller.例文帳に追加
CPUやDMAコントローラによって連続する複数のデータを効率良く読み出すことができるFIFOバッファを使用した半導体記憶装置を提供する。 - 特許庁
A compression encoding part 18 compression-encodes sub-pixel information of each pixel contained in each rectangular pixel group by run length encoding, and outputs it to a FIFO buffer 20.例文帳に追加
圧縮符号化部18は、矩形ピクセル集合に含まれる各ピクセルのサブピクセル情報をランレングス符号化により圧縮符号化し、FIFOバッファ20に出力する。 - 特許庁
A video recording apparatus is configured to transfer input video data to an HDD 13 via a CF memory 17, wherein the CF memory 17 is managed/controlled as a FIFO type ring buffer.例文帳に追加
入力映像データがCFメモリ17を経由してHDD13へ転送される構成とし、CFメモリ17はFIFO方式のリングバッファとして管理・制御される。 - 特許庁
The FIFO 12 temporarily stores each transferred count value, and collectively writes the predetermined number of count values in a buffer RAM 7 for each storing of the predetermined number of count values.例文帳に追加
FIFO12は転送された各カウント値を一時的に格納し、所定数のカウント値が格納される毎にバッファRAM7に所定数のカウント値を一括して書き込む。 - 特許庁
When a time-out in the timer circuit 130 is detected by a time-out detection circuit 140, the contents held in a dummy data register 161 is supplied to the FIFO buffer 110.例文帳に追加
タイマー回路130におけるタイムアウトがタイムアウト検出回路140により検出されると、ダミーデータレジスタ161の保持内容がFIFOバッファ110に補充される。 - 特許庁
This LCD controller LSI 1 comprises a resize processing circuit 2, a shutter processing circuit 3, a JPEG encoding module 4, a FIFO buffer 5 and a host interface 6.例文帳に追加
このLCDコントローラLSI1は、リサイズ処理回路2と、シャッター処理回路3と、JPEGエンコードモジュール4と、FIFOバッファ5と、ホストインタフェース6とを具備する。 - 特許庁
The CPU 14 reads out the 1 byte data stored in the receiving (data) buffer 12A in an RAM 12 and reads out the remaining 1 byte from the FIFO buffer 56a and then checks matching of received data by comparing them.例文帳に追加
CPU14がRAM12内の受信(データ)バッファ12Aに格納した1バイトのデータを読み出すと共に、残りの1バイトをFIFOバッファ56aから読み出し、両者を比較することにより、受信データの整合性チェックを行う。 - 特許庁
The remaining data amount of a FIFO data buffer 10, which is obtained by subtracting a data amount transmitted by a speed change part 18 from a data amount inputted to the FIFO data buffer 10, is compared with a data amount which is transmitted with the speed change part 18 and, then a data rate judging part 15 judges the raising/reducing of a data rate according to the comparison result.例文帳に追加
FIFOデータバッファ10に入力されたデータ量から速度変換部18により送出されたデータ量を減算し求められたFIFOデータバッファ10の残データ量と、速度変換部18により送出されたデータ量とを比較し、この比較結果に応じてデータレート判定部15がデータレートの上げ下げを判断する。 - 特許庁
A write signal generation part 220 is provided with a modulation signal generation part 224 for generating a laser modulation signal on the basis of image data and a line buffer memory group 226 consisting of 8-bit FIFO memories for coarse adjustment of the write timing of the laser modulation signal from the modulation signal generation part 224.例文帳に追加
書込信号生成部220 は、画像データに基づいてレーザ変調信号を生成する変調信号生成部224 と、複数のラインバッファメモリ226aを有し、変調信号生成部224 からのレーザ変調信号に対して、書込タイミングを粗調整する8ビットFIFOメモリからなるラインバッファメモリ群226 とを備える。 - 特許庁
This information processor 1 includes an internal bus 40, a DMA controller 20 for transferring a data from a transferring side resource to a transferred side resource, and an I/O controller 30 including an FIFO 320 (I/O buffer), and for transferring a data between the FIFO 320 and an external device 100.例文帳に追加
本発明の情報処理装置1は、内部バス40と、転送元リソースから転送先リソースにデータ転送を行うDMAコントローラー20と、FIFO320(I/Oバッファ)を含み、FIFO320と外部デバイス100の間のデータ転送を行うI/Oコントローラー30と、を含む。 - 特許庁
In this case, the extended image data are inputted to an FIFO memory 6 of storage capacity (buffer size) less than the number of pixels of one horizontal line at the display timing of the display device 8 and read out with the timing of the CPU 7.例文帳に追加
ここでは、1水平ラインの画素数より少ない記憶容量(バッファサイズ)のFIFOメモリ6に表示装置8の表示タイミングで取り込み、CPU7のタイミングで読み出す。 - 特許庁
In the case of buffering plural pieces of data, plural RAM are not used but one RAM 108 is optimized into a buffer capacity required for respective pieces of data, divided into areas and used as FIFO.例文帳に追加
複数のデータをバッファリングする際、複数のRAMを用いず、1つのRAM108を各データに必要なバッファ容量に最適化して領域分割し、FIFOとして使用する。 - 特許庁
To provide a MIDI player capable of reproducing a piece of music without hang-up of a system controller even when musical data from a host CPU are interrupted and a FIFO buffer becomes empty.例文帳に追加
ホストCPUからの楽曲データが滞ってFIFOバッファが空になっても、システムコントローラがハングアップせず、楽曲を再生することができるMIDI再生装置を提供する。 - 特許庁
The data are sequentially transferred to each of FIFO memories 58-60 corresponding to three angles for each of unit data as a processing unit from the buffer memory 57 under control of a system control section 64.例文帳に追加
このデータはシステム制御部64の制御の下、バッファメモリ57から、処理単位としてのユニットデータごとに、3つのアングルに対応する各FIFOメモリ58〜60へと順次転送される。 - 特許庁
At the time of receiving the event flag, the high-order layer stores data key inputted by the user in a DTMF buffer 20a by a first-in-first-out system (FIFO) by the DTMF signals.例文帳に追加
上位レイヤはこのイベントフラグを受け取ると、ユーザによりキー入力されたデータをDTMF信号で、先入れ先出し方式(FIFO)によりDTMFバッファ20aに格納する。 - 特許庁
A transmission control unit 101 reads out data stored in the buffer unit 104 successively through a FIFO system to transmit and stops sending the data when readout processing stop signals are input into the transmission control unit 101.例文帳に追加
送信制御部101はバッファ部に蓄えられているデータをFIFO方式で順次に読出して送信するが読出処理停止信号が入力するとデータ送信を停止する。 - 特許庁
A writing control circuit 31 of a memory cross control circuit writes transfer data through its own system memory write access or the other system memory cross bus in an FIFO 32 being an inside buffer.例文帳に追加
メモリ交差制御回路の書込み制御回路31は自系メモリライトアクセスあるいは他系からのメモリ交差バス経由の転送データを内部バッファであるFIFO32に書込む。 - 特許庁
Even before super frame synchronization (time t6), when a synchronization word is detected for a frame (time t2), the sound data of a received frame are stored in a FIFO type buffer thereafter.例文帳に追加
スーパーフレーム同期(時刻t6)前であっても、フレームについて同期ワードを検出できたならば(時刻t2)、それ以降、受信フレームの音声データをFIFO形式のバッファにストアする。 - 特許庁
To provide a digital recording and reproducing apparatus in which write in and/or read out of a FIFO buffer is controlled so that recording or reproduction is not interrupted in reproduction processing during recording.例文帳に追加
記録中の再生処理において記録または再生が途切れないようにFIFOバッファの書き込みおよび/または読み出しが制御されるデジタル記録再生装置を提供する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|