「Heterostructure」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

The semiconductor device 10 includes: a semiconductor substrate 20; a semiconductor element 12 including a multilayer interconnect layer 11B formed on a principal surface of the semiconductor substrate 20; and a heterostructure magnetic shield 170 covering the semiconductor element 12.例文帳に追加

半導体装置１０は、半導体基板２０、半導体基板２０の主面上に形成され、かつ多層配線層１１Ｂを含む半導体素子１２、および半導体素子１２を被覆するヘテロ構造磁気シールド１７０を含む。 - 特許庁

The nano-columns 2 are each formed into a coaxially shaped heterostructure in which a core portion 21 made of an n-type GaN is surrounded by a cylindrical shell portion 22 made of an n-type AlGaN having a bandgap energy larger than that of the n-type GaN, and the core portion 21 itself is used as an active layer.例文帳に追加

ナノコラム２を、ｎ型ＧａＮから成るコア部２１を、それよりバンドギャップエネルギーが大きいｎ型ＡｌＧａＮから成る筒状のシェル部２２で囲んだ同軸形状のヘテロ構造に形成し、コア部２１自体を活性層とする。 - 特許庁

The X-ray detector (401, 501, 601) comprises a sensing element having a semiconductor heterostructure in which an undoped germanium layer (402, 502) is sealed between two gallium arsenide layers (403, 404, 503, 505) doped on the opposite side.例文帳に追加

Ｘ線検出器（４０１、５０１、６０１）は、ドープされていないゲルマニウム層（４０２、５０２）が、反対にドープされた２つのガリウム砒素層（４０３、４０４、５０３、５０５）の間に密閉された半導体ヘテロ構造を備えた検出素子を有している。 - 特許庁

The InGaP buffer layer 3 of thickness of 5 nm or more and 500 nm or less is formed on the semi-insulating GaAs substrate 1, and the heterostructure is formed by laminating an InAlAs layer 4 and an InGaAs channel layer 5 thereon.例文帳に追加

半絶縁性ＧａＡｓ基板１上にＩｎＧａＰバッファ層３を膜厚が５ｎｍ以上５００ｎｍ以下に形成し、その上にＩｎＡｌＡｓ層４及びＩｎＧａＡｓチャネル層５を成層することによりヘテロ構造を形成する。 - 特許庁

To provide a manufacturing method for a semiconductor substrate which enables even a strain SiGe film having high Ge density to have a high strain relief degree, in manufacturing a semiconductor substrate having an SiGe/Si heterostructure.例文帳に追加

ＳｉＧｅ／Ｓｉへテロ構造を有する半導体基板の製造について、高濃度のＧｅ濃度を有する歪ＳｉＧｅ膜においても高い歪み緩和度を達成することができる半導体基板の製造方法を提供することを目的とする。 - 特許庁

In a semiconductor laser, having a double heterostructure composed of an n-type clad layer 103, an MQW active layer 105, and a p-type clad layer 106, an n-type saturable absorption layer 104 having a compressive strain, is provided in the n-type clad layer 103.例文帳に追加

n型クラッド層（１０３）と、ＭＱＷ活性層（１０５）と、p型クラッド層（１０６）とからなるダブルへテロ構造の半導体レーザにおいて、n型クラッド層（１０３）中に圧縮歪みを有するn型可飽和吸収層（１０４）を設ける。 - 特許庁

To provide a method for fabricating a semiconductor laser in which the quality of a double heterostructure part including an n-type Multiple Quantum Well is enhanced by accelerating surface migration of group III material species thereby flattening the cross-sectional shape of a DH structure part.例文帳に追加

ＩＩＩ族原料種の表面マイグレーションを促進することにより、ＤＨ構造部の断面形状を平坦化することで、ｎ型多重量子井戸構造を含むダブルへテロ構造部の品質を向上させた半導体レーザの製造方法を提供する。 - 特許庁

A process for fabricating a heterostructure comprises a step of bonding a first wafer 110 to a second wafer 120, the first wafer 110 having a thermal expansion coefficient that is lower than the thermal expansion coefficient of the second wafer 120, and at least one bond-strengthening annealing step.例文帳に追加

第２のウェーハ１２０の熱膨張率よりも小さい熱膨張率を有する第１のウェーハ１１０を第２のウェーハ１２０に貼り合わせるステップと、少なくとも１つの貼り合わせ強化アニーリングステップとを備えたヘテロ構造を製造するためのプロセス。 - 特許庁

To provide a semiconductor optical element that more improves the characteristics by a structure of alleviating a parasitic capacitance in a semiconductor optical element having an embedded heterostructure, and also to provide an optical transmission module, an optical transmission and reception module, an optical transmission apparatus, and methods of manufacturing them.例文帳に追加

埋め込みヘテロ構造を有する半導体光素子において、寄生容量が軽減される構造にすることにより、特性がさらに向上される半導体光素子、光送信モジュール、光送受信モジュール、光伝送装置、及び、それらの製造方法の提供。 - 特許庁

In a GaN-HFET (Heterostructure Field-Effect Transistor), an undoped or n-type AlGaN layer 2 is formed on an undoped GaN layer 1, and a source electrode 3 and a drain electrode 4, both connected to the AlGaN layer 2, are formed on the AlGaN layer 2, while a gate electrode 5 is formed between the source and drain electrodes.例文帳に追加

ＧａＮ−ＨＦＥＴにおいて、アンドープのＧａＮ層１上にアンドープ又はｎ型のＡｌＧａＮ層２を設け、その上に、それぞれＡｌＧａＮ層２に接続されたソース電極３及びドレイン電極４を設け、その間にゲート電極５を設ける。 - 特許庁

To shorten transit time of an electron in a high electric field region by locally forming the high electric field on the source end of a channel immediately below a gate electrode and implement excellent high speed operation of a transistor in a GaN based heterostructure field effect transistor.例文帳に追加

ＧａＮ系ヘテロ構造電界効果トランジスタにおいて、ゲート電極直下のチャネルのソース端に局所的に高電界領域を形成することで同領域における電子の走行時間を短縮し、同トランジスタの優れた高速動作を実現する。 - 特許庁

Then, an electrode forming region is exposed within the upper side surface of a heterostructure layer by wet etching using a room-temperature ammonia water as an etchant with a resist pattern as a mask to remove a part of the amorphous AlN thin film corresponding to the electrode forming region.例文帳に追加

次に、レジストパターンをマスクとし、室温アンモニア水をエッチャントとして用いたウェットエッチングを行うことにより、電極形成領域に対応するアモルファスＡｌＮ薄膜の部分を除去して、ヘテロ構造層の上側表面内の電極形成領域を露出させる。 - 特許庁

The boundary layer 108A exists between a surface exposed by etching for forming the ridge 111 and an Al containing layer or an upper side SCH (separated confinement heterostructure) layer 106 to avoid the exposure or oxidization of the upper side SCH layer 106 and a quantum well active layer 105.例文帳に追加

境界層１０８Ａは、リッジ１１１を形成するためのエッチングにより露出する表面とＡｌ含有層である上側ＳＣＨ層１０６との間に存在し、上側ＳＣＨ層１０６や量子井戸活性層１０５が露出して酸化することを回避する。 - 特許庁

A metal/insulator thin film heterostructure is used for a cold- cathode material forming a field emission element, one of diamond, AIN, and c-BN is used for an insulator layer, and one of Cu, Sn-Pb, Al, Ag, Au, W is used for a metal layer.例文帳に追加

電界放出素子を構成する冷陰極材料に金属／絶縁体薄膜ヘテロ構造を用いるにあたり、絶縁体層としてダイヤモンド、ＡｌＮ、ｃ−ＢＮのいずれか一種を用い、金属層としてＣｕ、Ｓｎ−Ｐｂ，Ａｌ、Ａｇ、Ａｕ、Ｗのいずれか一種を用いる。 - 特許庁

A β-iron silicide crystal heterostructure is manufactured on a substrate by conducting a chemical vapor phase transportation method by setting up and sealing a polycrystalline iron silicide material, a transporting medium, a dopant material, and a substrate material composed of calcium fluoride, silicon, or iron at the crystal growing position of the substrate.例文帳に追加

多結晶鉄シリサイド原料物質、輸送媒体、ドーパント材料、および、基板材料としてフッ化カルシウム、シリコン、あるいは鉄を結晶成長位置に設置・封入して化学的気相輸送法を施すことによって、上記基板上にベータ鉄シリサイド結晶ヘテロ構造を作製する。 - 特許庁

A first n-type layer, second n-type layer, third n-type layer, active layer having a multiple quantum well structure, a first p-type layer, second p-type layer, third p-type layer and p-type contact layer are laminated in the order on an n-type contact layer and this light-emitting element has a double heterostructure.例文帳に追加

ｎ型コンタクト層の上に、第一のｎ型層と、第二のｎ型層と、第三のｎ型層と、多重量子井戸構造を有する活性層と、第一のｐ型層と、第二のｐ型層と、第三のｐ型層と、ｐ型コンタクト層とが順に積層され、ダブルへテロ構造を有する。 - 特許庁

In the control method of magnetic anisotropy, a heterostructure is prepared on a single crystal ferroelectric layer by epitaxially growing a ferromagnetic layer, and the magnetic anisotropy of the ferromagnetic is changed by a distortion occurring on the junction interface of the ferroelectric layer and the ferromagnetic layer by applying a voltage to the ferroelectric layer.例文帳に追加

単結晶強誘電体層上に、強磁性体層をエピタキシャル成長させたヘテロ構造体を準備し、強誘電体層に電圧を印加して強誘電体層と強磁性体層との接合界面に生じる歪みによって、強磁性体の磁気異方性を変化させる、磁気異方性制御方法。 - 特許庁

In a nitride semiconductor heterostructure, a conductive nitride epitaxial thin film is provided on a silicon carbide single crystal substrate having an effective mass ratio (α) of 0.5 or more and 1.5 or less defined as a value obtained by dividing the electron effective mass in a crystal (c) axis direction with the electron effective mass in (0001) face.例文帳に追加

結晶ｃ軸方向の電子有効質量を（０００１）面内の電子有効質量で除した値で定義される有効質量比αが０．５以上１．５以下である炭化珪素単結晶基板上に導電性の窒化物半導体エピタキシャル薄膜を配した窒化物半導体ヘテロ構造である。 - 特許庁

To provide a method of manufacturing a heterostructure comprising at least a first layer (102), made of a semiconductor material on a second layer (101) made of another material different from the material of the first layer, and to prevent the elements of the semiconductor material from diffusing into the first layer (102) or into neighboring layers due to vacancy mechanism.例文帳に追加

半導体材料からなる少なくとも第１の層（１０２）を、第１の層の材料とは異なる材料からなる第２の層（１０１）上に備えるヘテロ構造を製作する方法に関し、半導体材料の元素が、空孔機構によって、第１の層（１０２）内でまた隣接する層内に拡散するのを防止すること。 - 特許庁

The semiconductor heterostructure comprises a support substrate with a first in-plane lattice parameter, a buffer structure formed on the support substrate and having on top in a lattice relaxed state a second in-plane lattice parameter, and a multi-layer stack of ungraded layers formed on the buffer structure.例文帳に追加

本発明は、第１の面内格子定数をもつ支持基板と、該支持基板上に形成されていて、上部に格子緩和状態おいて第２の面内格子定数をもつ緩衝構造と、および該緩衝構造上に形成された組成非傾斜層の多層積層とを備えた半導体ヘテロ構造に関するものである。 - 特許庁

To provide a method for controlling the threshold voltage characteristics of a semiconductor device, especially a heterostructure modulation doped field-effect transistor fabricated on a semiconductor epitaxial film wafer containing InAlAs, without having a significant effect on other device characteristics, e.g. device shape.例文帳に追加

本発明の目的は、半導体デバイス特にＩｎＡｌＡｓを含む半導体エピタキシャル膜ウェハに作製するヘテロ構造変調ドープ電界効果トランジスタのしきい値電圧特性を、デバイス形状変化等他のデバイス特性にも大きく影響をあたえることなく変え制御する方法を提供することである。 - 特許庁

The nitride semiconductor field-effect transistor has at its gate a channel comprising a double heterostructure which has an Al_xGa_1-xN layer, a GaN layer, and an Al_yGa_1-yN layer laminated in order in a +c direction of crystal orientation and is depleted by setting (x) and (y) in a relation of x≥y.例文帳に追加

結晶方位の＋ｃ方向にＡｌ_ｘＧａ_１−ｘＮ層、ＧａＮ層、Ａｌ_ｙＧａ_１−ｙＮ層の順に積層されており、ｘ≧ｙにすることにより空乏化しているダブルヘテロ構造からなるチャンネルをゲート部に有することを特徴とする窒化物半導体電界効果トランジスタによって解決される。 - 特許庁

In the high electron mobility transistor, which has a heterostructure consisting of an In_xGa_1-xN channel layer/In_yAl_zGa_1-y-zN wide band gap layer, the Al crystal ratio of the wide band gap layer is reduced with separation from hetero-interface, to accelerate the electronic mobility of the two-dimensional electron gas flowing through a channel layer.例文帳に追加

Ｉｎ_ｘＧａ_１−ｘＮチャネル層／Ｉｎ_ｙＡｌ_ｚＧａ_１−ｙ−_ｚＮワイドバンドギャップ層からなるヘテロ構造を有する高電子移動度トランジスタにおいて、そのワイドバンドギャップ層のＡｌ混晶比をヘテロ界面から離れるに従って小さくすることにより、チャネル層を流れる２次元電子ガスの電子移動度を高速化する。 - 特許庁

To improve electron and hole mobilities in a channel party by employing a distorted Si/SiGe structure (or distorted Si/SiGeC structure), to keep the crystallinity of such a heterostructure in a proper condition, to prevent shortening of an effective channel length and diffusion of a Ge, and to reduce the resistance of the source layer and chain layer.例文帳に追加

歪Ｓｉ／ＳｉＧｅ構造（または歪Ｓｉ／ＳｉＧｅＣ構造）を採用してチャネル部分の電子移動度または正孔移動度の向上を行うと共に、かかるヘテロ構造の結晶性を良好な状態に保ち、実効チャネル長の短縮を防ぎ、Ｇｅの拡散を防ぐと共に、ソース層およびドレイン層の抵抗を低くする。 - 特許庁

This device has a heterostructure composed of a first nonmagnetic barrier layer 2, a first ferromagnetic quantum well layer 4, a second nonmagnetic barrier layer 6, a second ferromagnetic quantum well layer 8, a third nonmagnetic barrier layer 10 laminated one above another.例文帳に追加

非磁性体の第１障壁層２と、強磁性体の第１量子井戸層４と、非磁性体の第２障壁層６と、強磁性体の第２量子井戸層８と、非磁性体の第３障壁層１０とが積層されたヘテロ構造を有し、強磁性体の第１量子井戸層４及び第２量子井戸層８は伝導を担うキャリアのドブロイ波長より十分薄い層である。 - 特許庁

A high-mobility Ge channel field effect transistor with a layered heterostructure incorporates multiple semiconductor layers on a semiconductor substrate, and a channel structure of a compressively strained epitaxial Ge layer having a higher barrier or a deeper confining quantum well and having an extremely high hole mobility for complementary MODFETs and MOSFETs.例文帳に追加

半導体基板上に複数の半導体層と、より高いバリアまたはより深い閉じ込め量子井戸を有し、相補型ＭＯＤＦＥＴおよびＭＯＳＦＥＴのための非常に高い正孔移動度を有する圧縮ひずみエピタキシャルＧｅ層のチャネル構造を取り込み、層状ヘテロ構造をもつ高移動度Ｇｅチャネル電界効果トランジスタを形成する。 - 特許庁

The object is solved by a heterostructure of the type, wherein the ungraded layers are strained layers, wherein the strained layers comprise at least one strained smoothing layer of a semiconductor material, having in a lattice relaxed state, a third in-plane lattice parameter which is between the first and the second lattice parameter.例文帳に追加

前記の目的は、該組成非傾斜層が歪み層であり、かつ、該歪み層が前記第１および第２の格子定数の中間の第３の面内格子定数を格子緩和状態において有する半導体材料の、歪を有する平坦化層を少なくとも１つ含んで構成されることを特徴とする、前記のタイプのヘテロ構造によって達成される。 - 特許庁

The group III nitride-based semiconductor light emitting element has a light emitting part of pn junction double heterostructure obtained by forming a lower barrier layer 104 of n-type group III nitride-based semiconductor, a light emitting layer 105 of III nitride semiconductor, and a p-type upper barrier layer 106 sequentially on a crystal substrate 101.例文帳に追加

結晶基板１０１上に、ｎ形のＩＩＩ族窒化物半導体からなる下部障壁層１０４とＩＩＩ族窒化物半導体からなる発光層１０５とｐ形の上部障壁層１０６とを順次積層したｐｎ接合型ダブルヘテロ構造の発光部を有するＩＩＩ族窒化物半導体発光素子において、上部障壁層を、ｐ形のリン化硼素（ＢＰ）系半導体とする。 - 特許庁

The light-emitting element 100 comprises the light-emitting layer 24 having a double heterostructure composed of AlGaInP lattice in matching with GaAs, a second transparent semiconductor layer 90 formed on the second main surface side of the light-emitting layer 24 by the HVPE method, and a first transparent semiconductor layer 91 formed on the first main surface side of the section 24 by the HVPE method.例文帳に追加

発光素子１００は、ＧａＡｓと格子整合するＡｌＧａＩｎＰからなるダブルヘテロ構造を有する発光層部２４と、該発光層部２４の第二主表面側にＨＶＰＥ法により形成された第二の透明半導体層９０と、発光層部２４の第一主表面側に、ＨＶＰＥ法により形成された第一の透明半導体層９１とを有する。 - 特許庁

The index guide type heterostructure nitride laser structure 100 has a first waveguide layer, a second waveguide layer, a multiple quantum well structure 145 interposed between the first and second waveguide layers, a ridge structure 111 having first, second and third faces, and a buried layer 155 existing on the first, second and third faces of the ridge structure 111.例文帳に追加

インデックスガイド型埋め込みヘテロ構造窒化物レーザ構造１００は、第１導波層及び第２導波層並びに前記第１導波層と前記第２導波層との間に配置される多重量子井戸構造１４５を有し、第１、第２及び第３の面を有するリッジ構造１１１と、前記リッジ構造１１１の前記第１、第２及び第３の面の上に存在する埋め込み層１５５とを有する。 - 特許庁

In the method for fabricating a semiconductor laser where two stripe growth masks are formed on a semiconductor substrate and an optical waveguide of III-V compound semiconductor having double heterostructure is grown selectively in a region defined by the growth masks by organo- metallic VPE system, pressure of the V compound semiconductor is set in the range of 13.3-400 Pa.例文帳に追加

半導体基板上に２本のストライプ状の成長マスクを形成し、この成長マスクに挟まれた領域に、ＩＩＩ−Ｖ族化合物半導体からなるダブルへテロ構造の光導波路を有機金属気相成長法を用いて、選択的に成長させる半導体レーザの製造方法において、前記Ｖ族の圧力を、１３．３Ｐａ乃至４００Ｐａとしたことを特徴とするものである。 - 特許庁

The light emitting element 100 comprises a light emitting layer 24 having a double heterostructure composed of AlGaInP, a first GaP light extraction layer 20 thicker than the light emitting layer 24 grown epitaxially on one major surface side of the light emitting layer 24, and a second GaP light extraction layer 90 thicker than the light emitting layer 24 grown epitaxially on the other major surface side of the light emitting layer 24.例文帳に追加

発光素子１００は、ＡｌＧａＩｎＰからなるダブルへテロ構造を有する発光層部２４と、発光層部２４の一方の主表面側にエピタキシャル成長された発光層部２４よりも厚い第一のＧａＰ光取出層２０と、発光層部２４の他方の主表面側にエピタキシャル成長された発光層部２４よりも厚い第二のＧａＰ光取出層９０とを備える。 - 特許庁