「In memory of」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

A plurality of pieces of schedule information are stored in the server memory 16.例文帳に追加

サーバメモリ１６には、複数のスケジュール情報が記憶されている。 - 特許庁

The county is on the verge of one of the worst droughts in recent memory.例文帳に追加

郡は、最近の記憶では、最悪の干ばつの一歩手前にある。 - 旅行・ビジネス英会話翻訳例文

A specific row of a memory cell is set in a lock mode state, and it is set in a state affecting to read-out of data of a memory cell of the other row.例文帳に追加

メモリセルの特定行を、ロックモード状態に設定し、他の行のメモリセルのデータ読出に影響を及ぼす状態に設定する。 - 特許庁

A fail memory 1 stores an address of a defective memory cell existing in a memory device (not illustrated) and a data bit (fail information).例文帳に追加

フェイルメモリ１は、メモリデバイス（図示なし）に存在している不良メモリセルのアドレス，データビット（フェイル情報）を記憶している。 - 特許庁

To provide a semiconductor memory, a memory system, and an electronic equipment in which electric characteristics of a semiconductor memory are improved.例文帳に追加

半導体記憶装置の電気的特性が向上した、半導体記憶装置、メモリシステムおよび電子機器を提供する。 - 特許庁

To provide a semiconductor memory device in which a dummy memory cell is arranged on the out side of a memory cell array without increasing a chip size.例文帳に追加

チップサイズを増大させることなく、メモリセルアレイの外部にダミーメモリセルを配置した半導体記憶装置を提供する。 - 特許庁

The nonvolatile semiconductor memory has a memory-cell array 4000 so constituted as to provide a plurality of memory cells 410 respectively in its row an column directions.例文帳に追加

行方向及び列方向に複数のメモリセル４１０が配設されて構成されたメモリセルアレイ４０００を有する。 - 特許庁

The semiconductor memory device is provided with a memory cell array 21 in which a plurality of memory elements are arranged and a program verify-circuit 30.例文帳に追加

半導体記憶装置は、複数のメモリ素子を配列したメモリセルアレイ２１と、プログラムベリファイ回路３０とを備える。 - 特許庁

To reduce an operating voltage of a memory device in which amorphous silicon is used for a memory unit, and to form the memory device by a low-temperature process.例文帳に追加

アモルファスシリコンを記憶部に用いる記憶装置の動作電圧を低減し、かつ、それを低温プロセスで形成する。 - 特許庁

This semiconductor memory device is provided with a memory cell array 21 in which a plurality of memory elements 1 are arrayed, and a write state machine 32.例文帳に追加

半導体記憶装置は、複数のメモリ素子１を配列したメモリセルアレイ２１と、ライトステートマシーン３２とを備える。 - 特許庁

A latest version of target data stored in a main memory 5 of the hole cell CH is stored in a cache memory 7 of the owner cell CO.例文帳に追加

ホームセルＣＨのメインメモリ５に記憶された対象データの最新版は、オーナーセルＣＯのキャッシュメモリ７に格納されている。 - 特許庁

To reduce the number of card sockets in a memory card control device capable of responding to a plurality of memory cards differed in type.例文帳に追加

互いに種類が異なる複数のメモリカードに対応可能なメモリカード制御装置においてカードソケット数を減少させる。 - 特許庁

Rows including a defective memory cell are replaced by redundancy memory cells independently in each of a pair of memory block interposing a pair of row decoder 11.例文帳に追加

１対のロウデコーダ１１を挟む１対のメモリブロックの各々で独立に、欠陥メモリセルを含む行が冗長メモリセルの行に置換される。 - 特許庁

To provide a memory check method and an image processing apparatus capable of performing a memory check of a system memory and a start processing of a system program in parallel.例文帳に追加

システムメモリのメモリチェックとシステムプログラムの起動処理とを並列に行うことができるメモリチェック方法および画像処理装置を提供する。 - 特許庁

A memory cell array 1 has a plurality of memory cells MC, and n cells (n: a natural number of 3 or more) in the plurality of memory cells are written simultaneously.例文帳に追加

メモリセルアレイ１は、複数のメモリセルＭＣを有し、複数のメモリセルのうち、ｎ個（ｎは３以上の自然数）のセルが同時に書き込まれる。 - 特許庁

To increase a degree of freedom in setting the size of the erased block of a flash memory.例文帳に追加

フラッシュメモリにおいて、消去ブロックサイズ設定の自由度を大きくする。 - 特許庁

To suppress increase of the number of row decoders even if the number of memory planes in a chip increases.例文帳に追加

チップ内のメモリプレーン数が増えてもロウデコーダ数の増加を抑える。 - 特許庁

In this semiconductor memory, the input data of an address of 0 is "00000000" and the number of "0s" is large.例文帳に追加

０番地の入力データは“００００００００”で“０”の数が多い。 - 特許庁

To assemble a function of a frame memory and functions of a plurality of line memories in a memory device used for digital processing of animation.例文帳に追加

動画のディジタル処理に用いられるメモリ装置において、フレームメモリの機能と、複数のラインメモリの機能を組合せる。 - 特許庁

To reduce dependency of threshold voltage of a memory cell of an AG_AND type flash memory for a place in an array.例文帳に追加

ＡＧ＿ＡＮＤ型フラッシュメモリのメモリセルのしきい値電圧のアレイ内場所に対する依存性を低減する。 - 特許庁

The source lines SL commonly join sources of some of the memory transistors MT in the plurality of memory cells MC.例文帳に追加

ソースラインＳＬは、複数のメモリセルＭＣ内のいくつかのメモリトランジスタＭＴのソースを共通に接続する。 - 特許庁

To attain the acceleration of speed in the detection of a memory release position by preserving the address of a released memory block.例文帳に追加

解放されたメモリブロックのアドレスを保存することにより、メモリ解放位置の検出の高速化をはかる。 - 特許庁

Thus, even when any defective memory cell exists in the memory component, the value of the least significant bit of the pixel value is always stored in the defective memory cell.例文帳に追加

これにより、メモリ部品内に不良メモリセルが存在していても、不良メモリセルに記憶されるのは、常に、画素値の最下位ビットの値となるようにしている。 - 特許庁

A memory circuit stops application of write-in voltage to the memory cell during the test period, and applies wrote-in voltage to the memory cell after finish of the test period.例文帳に追加

記憶回路は、テスト期間中にメモリセルへの書き込み電圧の印加を停止し、テスト期間終了後に書き込み電圧をメモリセルに印加する。 - 特許庁

The memory medium is so disposed that the distances between the tracks adjacent to each other in the radial direction of the memory medium 2 vary with the positions in the radial direction of the memory medium 2.例文帳に追加

記憶媒体２の半径方向に隣接するトラック間の距離が、記憶媒体２の半径方向の位置によって違うように配備されている。 - 特許庁

To realize a memory device which can read out information having high speed and high reliability, in some parts of a memory and having high information storage density, in other parts of the memory.例文帳に追加

メモリのある部分では高速で信頼性の高い情報読出しが可能であり、メモリの他の部分では情報記憶密度が高いメモリデバイスを実現する。 - 特許庁

To secure stability of refresh-operation in a semiconductor memory device provided with a memory cell array including a plurality of memory cells arranged in a matrix state.例文帳に追加

行列状に配置される複数のメモリセルを含むメモリセルアレイを備える半導体記憶装置において、リフレッシュ動作の安定性を確保する。 - 特許庁

Memory cells in a first group of the memory cells are nonvolatile memory cells ME1 and ME2, the data of which can be written electrically in and deleted from.例文帳に追加

複数のメモリーセルのうちの第１のグループのメモリーセルは、電気的にデータの書き込み及び消去が可能な不揮発性メモリーセルＭＥ１、ＭＥ２である。 - 特許庁

To improve reliability by prolonging a life of a memory device to a life in many memory cells rather than that in a relatively small number of memory cells.例文帳に追加

メモリ装置の寿命を、比較的少数のメモリセルにおける寿命よりも、大多数のメモリセルにおける寿命まで延ばし信頼性の向上を図る。 - 特許庁

This memory is a memory cell array in which plural memory cells arranged in plural rows and pleural columns are included and the number of plural rows is made larger than that of plural columns.例文帳に追加

複数の行および複数の列に配列される複数のメモリセルを含み、複数の行を複数の列より大きくしたメモリセルアレイが開示される。 - 特許庁

To provide a memory card system capable of protecting the data inside of a memory card even if a system power source is turned off in the condition that the memory card is installed in a system main body.例文帳に追加

システム本体に装着した状態でシステム電源がオフしてもメモリカード内のデータを保護することが可能なメモリカードシステムを提供する。 - 特許庁

Memory cells of a NAND-type flash memory are arranged into a matrix in a line and column directions in a memory array region of a semiconductor substrate 1.例文帳に追加

半導体基板１のメモリアレイ領域には、ＮＡＮＤ型フラッシュメモリのメモリセルが行方向および列方向に沿ってマトリクス状に配置されている。 - 特許庁

The image forming device is composed so that printing of the data in the external memory is allowed after loading the data in the set external memory and sensing the extraction of the external memory.例文帳に追加

セットされた外部メモリのデータを取り込み、外部メモリが抜かれたことを検知した上で、該外部メモリのデータのプリントを許可するよう構成する。 - 特許庁

To provide a non-volatile semiconductor memory in which tests of peripheral circuits of a memory and wiring can be performed without performing write-in for a memory cell.例文帳に追加

メモリセルに対する書き込みを行うことなく、メモリ周辺回路及び配線の検査を行うことができる不揮発性半導体記憶装置を提供する。 - 特許庁

To provide a memory control device and a memory access method in which power consumption can be reduced in the case of memory access when regularity exists in setting an address.例文帳に追加

アドレスの設定に規則性が有る場合に、メモリアクセス時の消費電力の低減を可能とするメモリ制御装置およびメモリアクセス方法を提供する。 - 特許庁

In a first step, a memory input signal when defective memory operation is caused in an actual device test of a semiconductor memory in a state mounted on a system is extracted.例文帳に追加

第１ステップでは、システムに搭載された状態での半導体メモリの実機テストでのメモリ動作不良発生時のメモリ入力信号を抽出する。 - 特許庁

The controller chip 12 is provided in a memory area MA including the memory chip 11 for a direction toward the base board 1 from the memory chip 11 in order to control operations of the memory chip 11.例文帳に追加

コントローラチップ１２は、メモリチップ１１から基台１に向かう方向についてメモリチップ１１を含むメモリ領域ＭＡに設けられ、メモリチップ１１の動作を制御する。 - 特許庁

In this semiconductor memory device, three memory cell parts 100, 101, 102 consisting of one memory cell compose, and data can be stored in this memory cell block.例文帳に追加

この半導体記憶装置は、１個のメモリセルからなる３つのメモリセル部１００,１０１,１０２がメモリセルブロックを構成し、このメモリセルブロックにデータを記憶させることができる。 - 特許庁

Each of the memory blocks has a memory cell array; a row selection circuit that selects any row in the memory cell array; and a column selection circuit that selects any column in the memory cell array.例文帳に追加

メモリブロックのそれぞれは、メモリセルアレイと、メモリセルアレイの任意の行を選択する行選択回路と、メモリセルアレイの任意の列を選択する列選択回路と、を有する。 - 特許庁

A first memory array 1 is divided into a plurality of memory areas for 16 word lines, and a defective memory address in each area is stored in a second memory array 2.例文帳に追加

第１のメモリアレイ１が、１６本のワード線ごとに複数のメモリ領域に区分され、その各領域内の欠陥メモリアドレスが第２のメモリアレイ２に記憶される。 - 特許庁

Also, the arbitration control part 14 transfers the data from the main bus B1 to the buffer memory 13 in the case of writing data in the shared memory 13, and makes the shared memory write the data of the buffer memory 13.例文帳に追加

また、調停制御部１４は、共有メモリ１３への書込時にはメインバスＢ１からバッファメモリ１３にデータを転送しバッファメモリ１３のデータを共有メモリに書き込ませる。 - 特許庁

To enable performing refreshing of a first memory during accessing a second memory in a system in which the first memory requiring refreshing and the second memory requiring no refreshing share one part of a bus.例文帳に追加

リフレッシュが必要な第１のメモリと、リフレッシュが不要な第２のメモリとがバスの一部を共有するシステムにおいて、第２のメモリアクセス中に第１のメモリのリフレッシュを実行可能にすること。 - 特許庁

To invert a data stored in a memory cell while correctly reading the data stored in each memory cell, even when a memory cell array is composed of a plurality of memory cells.例文帳に追加

複数のメモリセルにてメモリセルアレイが構成される場合においても、個々のメモリセルに記憶されているデータの正確な読み出しを可能としつつ、メモリセルに記憶されているデータを反転する。 - 特許庁

When plural memory cells in a memory cell array 1 are successively selected and write-in of data is performed in a NOR type flash memory, plural memory cells are divided into a first group and a second group.例文帳に追加

ＮＯＲ型フラッシュメモリにおいて、メモリセルアレイ１内の複数のメモリセルを順次選択してデータの書き込みを行う際、複数のメモリセルを第１のグループと第２のグループに分ける。 - 特許庁

To provide a memory system, capable of shortening the processing time in rearrangement of data (cached data) written in a memory regardless of addresses in the order of addresses.例文帳に追加

アドレスに無関係にメモリへ書き込んだデータ（キャッシュしたデータ）を、アドレス順に並び替える際の処理時間を短くするメモリシステムを提供する。 - 特許庁