Isolationを含む例文一覧と使い方
該当件数 : 7498件
To provide a heterogeneous computing system including a switch/network adapter port interface utilizing an LR-DIMM having an isolation memory buffer built in.例文帳に追加
アイソレーションメモリバッファを組み込んだLR−DIMMを利用したスイッチ/ネットワークアダプタ・ポートインターフェースを含むヘテロジニアスコンピューティングシステムを提供する。 - 特許庁
The system provides increased processing speed of modeling and/or model identification such that faster and more accurate failure isolation and identification is accomplished.例文帳に追加
このシステムは、モデリングおよび/またはモデル識別の処理速度を高めるため、より高速でより正確な故障分離および識別が実現する。 - 特許庁
To provide a semiconductor substrate having a shallow trench isolation structure with high integration density in which crystal defects generated in an element formation region are reduced.例文帳に追加
素子形成領域に発生する結晶欠陥が低減された高集積密度のシャロウ・トレンチ分離構造の半導体装置を提供する。 - 特許庁
Therefore, it is possible to make a sidewall film 14 on the isolation film 6 small during formation of a sidewall spacer film 13 of an N-channel transistor.例文帳に追加
よって、Nチャネル型トランジスタのサイドウオールスペーサ膜(13)形成時に、素子分離膜(6)上のサイドウオール膜(14)を小さくすることができる。 - 特許庁
Moreover, open stubs 41, 42 composing capacitive elements for compensation of reactance components of the isolation resistors, are prepared in positions where the resistance film 32 is placed.例文帳に追加
また、抵抗膜32を配置した位置に、アイソレーション抵抗リアクタンス成分補償用容量素子を構成するオープンスタブ41、42を設けた。 - 特許庁
To provide a semiconductor matrix switching circuit which can secure a high isolation performance even if increased in size, by reducing a signal leakage which goes via a control line.例文帳に追加
制御線を経由した信号漏れを低減して、大規模化しても優れたアイソレーションが得られる半導体マトリクススイッチ回路を提供する。 - 特許庁
A P-type isolation region 2 is formed in part by the diffusion of the P-type impurity in the upper face of the N^- type silicon substrate 1.例文帳に追加
また、N^-型シリコン基板1の上面内には、P型不純物の拡散によって、P型分離領域2が部分的に形成されている。 - 特許庁
An element isolation insulating film (21) is formed to define active region on a substrate (20) including silicon constituted with the crystal plane {100} at the surface.例文帳に追加
表面が{100}結晶面で構成されたシリコンを有する基板(20)に、活性領域を画定する素子分離絶縁膜(21)が形成されている。 - 特許庁
An ONO film exists only on a semiconductor substrate at a part where a gate line intersects an active region and does not exist in an isolation region.例文帳に追加
ONO膜がゲートラインと活性領域が交差する部分の半導体基板上にのみ存在して素子分離領域には存在しない。 - 特許庁
Furthermore, the redundant connection terminal 4 of a flexible wiring board 1A after isolation processing is connected to an equipment side connection terminal 11B of new equipment.例文帳に追加
さらに、切断処理後のフレキシブル配線基板1Aの冗長接続端子4と新たな機器の機器側接続端子11Bを接続させる。 - 特許庁
A distance between the rings 5 of the adjacent PN junctions 4 is set at about 70 μm, and a P+ type isolation 6 is provided in between the adjacent zones 2.例文帳に追加
隣接するPN接合のガードリング間の距離は70μm程度とし、隣接するN^+ 領域間にはP^+ 型のアイソレーションを設けた。 - 特許庁
An element separation region 20 consisting of element isolation regions 20a-20d is formed around an element region 10 made of a silicon substrate.例文帳に追加
シリコン基板からなる素子領域10の周りには、素子分離領域20a〜20dからなる素子分離領域20が形成されている。 - 特許庁
To provide a high-frequency circuit device which is improved in isolation characteristics between external leads, by reducing unwanted waves radiated from the external leads.例文帳に追加
外部リードから放射される不要波を低減し、外部リード間のアイソレーション特性を向上させた高周波回路装置を提供する。 - 特許庁
A pipe 60 for connecting a radiator 20 to the ejector 40 is covered with a heat insulation material 61 to isolate a refrigerant passage from an atmosphere in terms of heat isolation.例文帳に追加
放熱器20とエジェクタ40とを繋ぐ配管60を断熱材61で覆って冷媒通路を雰囲気から断熱的に隔離する。 - 特許庁
A silicon substrate 1 is element-isolated at element isolation parts 2 to have a gate-like structure having a thin insulating film 30 and a polycrystalline silicon film 7.例文帳に追加
シリコン基板1に素子分離2を形成した後、薄い絶縁膜30と多結晶シリコン膜7からなるゲート状構造を形成する。 - 特許庁
In the coating liquid preparing step, a second solvent is added to the insulating film forming precursor thus prepared to prepare the coating liquid for element isolation material.例文帳に追加
塗布液作製工程では、作製された絶縁膜形成前駆体に第2の溶媒を加え、素子分離材料用塗布液を作製する。 - 特許庁
The element isolation film 2 comprises a first insulating film 21 formed on the substrate, and a second insulating film 22 formed on the first insulating film 21.例文帳に追加
素子分離膜2は、基板上に形成された第1絶縁膜21と、第1絶縁膜21上に形成された第2絶縁膜22と、を含む。 - 特許庁
To obtain a communication module and a communication device which suppress the deterioration of isolation between several antenna elements and suppresses the deterioration of transmission/reception characteristics.例文帳に追加
複数のアンテナ素子間のアイソレーションの劣化を抑制、および送受信特性の劣化を抑制する通信モジュール、通信装置を実現する。 - 特許庁
The gate pattern includes a first oxide film and an electrode on the active region and a gate electrode extends onto the element isolation insulating film.例文帳に追加
ゲートパターンは、活性領域上においては、第1の酸化膜と電極とを含み、ゲート電極が素子分離絶縁膜の上まで延在する。 - 特許庁
A first recessed portion 2a is formed on an upper portion of the element isolation region 2 of a portion adjacent to a first active region 1a.例文帳に追加
第1の活性領域1aに隣接する部分の素子分離領域2の上部には第1の切り欠き部2aが形成されている。 - 特許庁
A semiconductor substrate 10 of a P type, for example, includes a P+type element isolation region 12 adjoining an N--type semiconductor layer 11.例文帳に追加
例えばP型の半導体基板10には、N−型の半導体層11と隣接するP+型の素子分離領域12が形成されている。 - 特許庁
The method includes a process of forming a first trench 52 by removing the SOI layer 20, the oxide film 30 and the nitride film 40 in the isolation trench region R2.例文帳に追加
分離トレンチ領域R2内のSOI層20、酸化膜30、窒化膜40を除去し、第1トレンチ52を形成する工程を備える。 - 特許庁
A bias circuit 1 includes a plurality of gates, an amplifier transistor 10, a bias circuit unit transistor 20 and an inter-device isolation 40.例文帳に追加
本発明にかかるバイアス回路1は、複数のゲート、増幅器トランジスタ10、バイアス回路用単位トランジスタ20、素子間アイソレーション40を備える。 - 特許庁
To provide a band-pass filter circuit excellent in characteristics needing a low insertion loss pass band and a high-isolation cut-off frequency.例文帳に追加
低挿入損失な通過帯域と、高アイソレーションな遮断周波数帯域とを必要とする特性が、従来のそれよりも優れていること。 - 特許庁
Air cylinders 6a-1, 6a-2, and a mechanical stopper 6b are mounted on a vibration isolation base 6 so as to fix a vibration insulation base 4 at a predetermined height.例文帳に追加
防振台4を所定の高さに固定するために、空気圧シリンダ6a−1,6a−2とメカニカルストッパ6bを除振台6に装備する。 - 特許庁
Thereby, it is possible to improve surface planarity of the silicon oxide film buried in isolation trenches in the whole region of the dummy area FA.例文帳に追加
これにより、分離溝内に埋め込まれた酸化シリコン膜の表面の平坦性をダミー領域FAの全域において向上することができる。 - 特許庁
FLOOR SUBSTRATE MATERIAL FOR REDUCING SOUND ISOLATION OF FLOOR BELOW LEVEL L VALUE OF 45 OR LESS, SUPPRESSING FLOOR CREAKING OF QUALITY, AND REDUCING CONVENTIONAL CONSTRUCTION COST DRAMATICALLY例文帳に追加
床の遮音を等級L値45以下に下げ、品質の床鳴りを押え、価格面でも従来の施工費が格安になる床下地材です。 - 特許庁
Memory cells of each group are connected between common isolation diodes (13) combined with each wordline (14) and bit line(16).例文帳に追加
各ク゛ルーフ゜のメモリセルは、それぞれのワート゛線(14)とヒ゛ット線(16)に結合されている共通分離タ゛イオート゛(13)との間に接続される。 - 特許庁
Insulated gate patterns 161a, crossing over the transistor active regions 155b, are arranged in a direction parallel to the element isolation layers 157b.例文帳に追加
トランジスタの活性領域の上部を横切る絶縁されたゲートパターン161aが完全トレンチ素子分離層に平行した方向に配置される。 - 特許庁
To provide a tuner for diversity reception wherein high frequency isolation between two tuner circuits disposed on a common wiring board is easily secured.例文帳に追加
共通の配線基板上に配設された二つのチューナ回路の高周波アイソレーションを確保しやすいダイバーシティ受信用チューナを提供すること。 - 特許庁
The input output port P1 of each of the communication sections is connected to a common antenna via a power distributor/combiner with an isolation characteristic.例文帳に追加
各通信部の1つの入出力ポートP1はアイソレーション特性を持つ電力分配合成器を介して共用アンテナに接続される。 - 特許庁
To form an isolation layer on the end face of a semiconductor chip by a simple method without executing dispersion treatment and oxidation treatment at a high temperature for a long period of time.例文帳に追加
高温で長時間の拡散処理や酸化処理を行わずに、簡便な方法で半導体チップの端面に分離層を形成すること。 - 特許庁
To provide a patch antenna assembly having many more antennas having respective operating frequency bands with improved frequency band isolation.例文帳に追加
異なる周波数帯域で作動するより多くのアンテナを積層した、周波数帯域が良好に分離されたパッチアンテナ組立体の提供。 - 特許庁
The supporting ring 10 comprises a resiliently deformable annular part 11 and a vibration isolation spring 12 supporting the valve element 8.例文帳に追加
支持リング10は、弾性変形可能な円環状の環状部11と防振バネ12とからなり、防振バネ12により弁体8を支持させる。 - 特許庁
To provide a vibration isolation system with a rolling-sheet type air spring capable of ensuring easy construction or maintenance and its installing method.例文帳に追加
施工やメンテナンスの容易性を確保することができるローリングシート型空気ばねタイプの免振装置およびその据え付け方法を提供する。 - 特許庁
To provide a high frequency module in which lowering of an isolation characteristic is prevented while a passing characteristic by an amplifier gain is improved.例文帳に追加
アンプ利得による通過特性の向上を図りつつアイソレーション特性の低下を防止することができる高周波モジュールを提供する。 - 特許庁
In shipment mode until the gas meter is placed, by automatically opening the isolation valve, sticking of the valve rubber to the meter body is prevented.例文帳に追加
また、ガスメータが設置されるまでの出荷モード時には、自動的に遮断弁を開とすることで弁ゴムのメータ本体への貼り付きを防止する。 - 特許庁
To improve the yield of the source/drain dielectric strength of a transistor by reducing the stresses produced in the circumference of an element isolation region.例文帳に追加
素子分離領域の周辺に生じる応力を低減してトランジスタのソース/ドレイン耐圧の歩留を向上させることを目的とする。 - 特許庁
Further, a dielectric layer is formed on the floating gate and the device isolation layer, and a control gate is formed on the upper part of the dielectric layer.例文帳に追加
また、フローティングゲートおよび素子分離膜上に誘電体膜が形成され、この誘電体膜の上部にコントロールゲートが形成される。 - 特許庁
Through the selective etching step, the silicon nitrided oxide film 111 formed on the surfaces of the element isolation film 103 and insulating film 105 is removed.例文帳に追加
選択エッチング工程により、素子分離膜103および絶縁膜105の表面に形成された窒化酸化珪素膜111が除去される。 - 特許庁
An element isolation trench 10 is formed on the upper sections of a silicon nitride film 12, the gate insulating film 3 and a silicon substrate 2 while using a silicon oxide film 13 as a mask.例文帳に追加
シリコン酸化膜13をマスクとしてシリコン窒化膜12、ゲート絶縁膜3、シリコン基板2の上部に素子分離溝10を形成する。 - 特許庁
Owing to this fillet CN1, an obtuse angle is included at the boundary between the source/drain active layers 6c1, 6d1 and an element isolation region 5b.例文帳に追加
この面取りCN1により、ソース/ドレイン活性層6c1,6d1と素子分離領域5bとの境界に鈍角が含まれるようになる。 - 特許庁
To provide a semiconductor memory device in which layout area is small and level control of a control signal applied to a bit line isolation circuit is easy.例文帳に追加
レイアウト面積が小さく、ビットラインアイソレーション回路に印加される制御信号のレベル制御が容易な半導体メモリ装置を提供する。 - 特許庁
A hole-injected electrode 2 made of transparent conductive film, an insulating layer 3 and a barrier isolation layer 4 are formed in a glass board 1.例文帳に追加
ガラスからなる基板1上に、透明導電膜からなるホール注入電極2、絶縁層3および隔壁分離層4を形成する。 - 特許庁
To provide a material for manufacturing a printed wiring board capable of forming an insulating layer excellent in processability and isolation even if thin.例文帳に追加
厚みが薄くても加工性及び絶縁性に優れる絶縁層を形成することができるプリント配線板製造用材料を提供する。 - 特許庁
After removing the resist pattern 104, an oxide film 106 is formed on the semiconductor wafer 101, so as to fill in the trenches 105 for trench isolation.例文帳に追加
レジストパターン104を除去した後、トレンチ分離用溝105を埋込むように、半導体ウェハ101の上に酸化膜106を形成する。 - 特許庁
The semiconductor device has a p-well 13 and an n-well 14 formed on a p-type silicon substrate 11 and bordering an isolation oxide film 12.例文帳に追加
この半導体装置は、p型シリコン基板11に素子分離酸化膜12を境界するpウェル13およびnウェル14を有する。 - 特許庁
One of starting system lines 20 is connected to a main stream pipe 3 on the downstream side of main steam isolation valves 5 through a starting system inlet valve 21.例文帳に追加
起動系配管20の一方は、主蒸気管3の主蒸気隔離弁5の下流に起動系入口弁21を介して接続する。 - 特許庁
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|