「LOGIC」に関連した英語例文の一覧と使い方(34ページ目) - Weblio英語例文検索

in formal logic, a method of reasoning, called disjunctive syllogism 例文帳に追加

形式論理学において,選言的三段論法という論法 - EDR日英対訳辞書

a logic concept called the coordinate concept 例文帳に追加

ある上位概念に対して互いに等位置に在る複数の概念 - EDR日英対訳辞書

a digital calculator that performs the four basic arithmetic operations and logic functions 例文帳に追加

四則演算・論理演算を行なう,計算型自動計算機 - EDR日英対訳辞書

For instance, a template package solves the problem of both separating design from code, and separating business logic from display logic. 例文帳に追加

例えば、テンプレートのパッケージは、コードからのデザインの分離、ビジネスロジックからのディスプレイロジックの分離という問題を解決するものです。 - PEAR

Ternary logic is possible by using null as the third possible value that may be assigned to fields of this type. 例文帳に追加

null を使用して、三択形式を扱うこともできます。 - PEAR

LOGIC INTERFACE SETTING METHOD, WIRELESS BASE STATION, AND COMMUNICATION MANAGEMENT DEVICE例文帳に追加

論理インタフェース設定方法、無線基地局、通信管理装置 - 特許庁

To recognize a logic gate from Tr circuit information.例文帳に追加

本発明は、Ｔｒ回路情報から論理ゲートを認識する。 - 特許庁

To reduce consumption power of a programmable logic device (PLD).例文帳に追加

プログラマブルロジックデバイス（ＰＬＤ）の消費電力を低減すること。 - 特許庁

METHOD, APPARATUS, LOGIC DEVICE AND STORAGE SYSTEM FOR POWER-FAIL PROTECTION例文帳に追加

停電保護のための方法、装置、論理デバイスおよび記憶システム - 特許庁

BIT ARITHMETIC CONTROLLER AND PROGRAMMABLE LOGIC CONTROLLER EQUIPPED WITH SAME例文帳に追加

ビット演算制御装置及びこれを備えるプログラマブルロジックコントローラ - 特許庁

METHOD FOR VERIFYING CONTROL LOGIC OF DRIVING OPERATION AND DEVICE FOR THE SAME例文帳に追加

運転操作の制御ロジック検証方法及びその装置 - 特許庁

The sign logic of the count signal is switched of a sign logic switching means 14 of the prize claim ticket issue apparatus.例文帳に追加

景品引換券発行装置１０の正負論理切替手段１４で計数信号の正負論理の切り替えが行われる。 - 特許庁

LOGIC SIMULATION DEVICE, ACCELERATING METHOD FOR LOGIC VERIFICATION TO BE USED FOR THE SAME AND STORAGE MEDIUM RECORDING CONTROL PROGRAM THEREFOR例文帳に追加

論理シミュレーション装置及びそれに用いる論理検証の高速化手法並びにその制御プログラムを記録した記録媒体 - 特許庁

ELECTRODE PARTICULARLY SUITABLE FOR USE WITH MOLECULAR MEMORY AND LOGIC ELEMENT例文帳に追加

分子メモリ及び論理素子のために特に適合させた電極 - 特許庁

I never pushed the logic, because I never thought i'd be in this position.例文帳に追加

この場所にいるとは思わなかったから プレッシャーはなかった - 映画・海外ドラマ英語字幕翻訳辞書

A logic determination circuit 25 can determine contact logic of the contact 14, and the timing generation means 24 changes over the determination result output from the logic determination circuit 25 by an output switching circuit 126 to the contact logic of the selected contact 14.例文帳に追加

論理判定回路２５は、接点１４の接点論理を判定することができ、タイミング生成手段２４は、出力切替回路１２６が論理判定回路２５から出力する判定結果を、前記選択された接点１４の接点論理に切替える。 - 特許庁

An autonomous logic kernel ALK 100 has a Logic input 110 and at least one Logic output 120 and executes a specified logic function.例文帳に追加

論理素子およびそれらの相互接続による伝搬遅延は、論理関数の実行の要求されるレベルに到達するのに必要なクロック周期と同じオーダーの大きさとなり、全ての関数上の共通の時間計測基準またはクロック配布が制限要因となっている。 - 特許庁

To provide an extended storage device for a programmable logic controller, and a programmable logic controller system, enabling the programmable logic controller of an old version as it is even if a new ROM (Read Only Memory) is mounted in the extended storage device for the programmable logic controller.例文帳に追加

本発明は、新規なＲＯＭがプログラマブルロジックコントローラ用増設記憶装置に搭載されたとしても旧バージョンのプログラマブルロジックコントローラをそのまま使用可能なプログラマブルロジックコントローラ用増設記憶装置およびプログラマブルロジックコントローラシステムを提供する - 特許庁

The nonvolatile memory like a flash memory decides data in writing operation to skip the writing of bits being logic '1' (or logic '0') of the write data and successively write bits of logic '0' (or logic '1').例文帳に追加

フラッシュメモリのような不揮発性メモリにおいて、書込み時にデータを判定して書込みデータが論理“１”（もしくは論理“０”）であるビットの書込みは飛ばして、書込みデータが論理“０”（もしくは論理“１”）であるビットに対応した書込みを連続して行なって行くようにした。 - 特許庁

A multi-chip package semiconductor device is fabricated in common with a driver chip 20 having analog circuits and a logic chip 30 having digital circuits, a logic chip power supply circuit 40 is provided in which a driver chip creates a logic chip power supply dedicated for the logic chip.例文帳に追加

アナログ回路を有するドライバチップ２０と、デジタル回路を有するロジックチップ３０とが、共通して実装されたマルチチップパッケージの半導体装置であり、ドライバチップがロジックチップ専用のロジックチップ電源を作成するロジックチップ用電源回路４０を備える。 - 特許庁

The configuration of a digital system having a programmable logic device and an embedded logic is performed from a configuration source for supplying the single serialized configuration bit stream for performing both the programmable logic device and the embedded logic.例文帳に追加

プログラマブル・ロジック・デバイスおよび埋め込みロジックを有するディジタル・システムのコンフィグレーションを、プログラマブル・ロジック・デバイスおよび埋め込みロジックの両方のコンフィグレーションを行うための単一のシリアル化されたコンフィグレーション・ビット・ストリームを供給するコンフィグレーション・ソースから行う。 - 特許庁

To provide a logic simulation model of an input/output circuit which incorporates a terminating resistance which checks ODT (On Die Termination) operation of a logic circuit where the input/output circuit is used in logic simulation.例文帳に追加

論理シミュレーションにおいて、入出力回路が用いられた論理回路のＯＤＴ動作を確認可能な終端抵抗内蔵の入出力回路の論理シミュレーションモデルを提供する。 - 特許庁

When there is something abnormal in the files needing the logic verification, the logic verification is not carried out, and a logic verification results information processing part 18 notifies an operator of the effect that an error is found by checking by electronic mail.例文帳に追加

論理検証に必要なファイルに異常がある場合、論理検証は実行せず、チェックでエラーになった旨を電子メールにて論理検証結果情報処理部１８から操作者へ通知する。 - 特許庁

The logic of the reconfigurable circuit is rewritten in accordance with the logic information to switch connection information of the switch circuit, so that an optimum logic circuit can be configured in accordance with a used radio communication system.例文帳に追加

論理情報に応じてリコンフィギュラブル回路の論理を書き替え、スイッチ回路の接続情報を切り替えることで、使用する無線通信方式に応じて最適な論理回路を構成できる。 - 特許庁

To provide a multipower logic circuit which can restrain the leakage current of another logic circuit and perform an accurate scan-path test and a normal operation even supply of power in a certain logic circuit stops.例文帳に追加

ある論理回路の電源の供給が停止しても、他の論理回路のリーク電流を抑え、正確なスキャンパス試験及び通常運転を行うことができる多電源論理回路を提供する。 - 特許庁

A logic fixing means 5 is connected to each compared result E0-n, activated by the non-redundancy setting signal jdg of the high logic level, and each compared result E0-n is fixed to the prescribed logic level.例文帳に追加

各比較結果Ｅ０〜ｎには論理固定手段５が接続されており、ハイ論理レベルの非冗長設定信号Ｊｄｇにより活性化され各比較結果Ｅ０〜ｎを所定論理レベルに固定する。 - 特許庁

To provide a logic verification apparatus and a logic verification method capable of accelerating an execution speed of logic verification and outputting uncompressed original waveform data.例文帳に追加

論理検証の実行速度を高速化し、且つ圧縮されていない本来の波形データを出力することが可能な論理検証装置及び論理検証方法を提供することを目的とする。 - 特許庁

In logic equivalence verification processing (P4), logic equivalence is verified by using the net lists (NL3, NL4) for logic equivalence verification instead of the net lists (NL1, NL2) before and after the scan order.例文帳に追加

論理等価性検証処理（Ｐ４）において、スキャンリオーダー前後のネットリスト（ＮＬ１、ＮＬ２）の代わりに論理等価性検証用のネットリスト（ＮＬ３、ＮＬ４）を用いて論理等価性が検証される。 - 特許庁

A high-speed plotting engine 22 receives the sampled logic signal data as a data sample or a compressed code from the FIFO, and a logic waveform is plotted by using four lines showing each logic state of a memory of the plotting engine.例文帳に追加

高速描画エンジン22は、FIFOからサンプリングされたロジック信号データをデータ・サンプル又は圧縮コードとして受け、描画エンジンのメモリの各ロジック状態を示す４行を使用してロジック波形を描く。 - 特許庁

A camera 120 holds logic network connection information for constructing the logic network with a storage server 140, and communication information used for the data communication with the storage server 140 via the logic network.例文帳に追加

カメラ１２０は、ストレージサーバ１４０と論理ネットワークを構築するための論理ネットワーク接続情報と、論理ネットワークを介してストレージサーバ１４０とデータ通信処理を行うための通信情報とを保持する。 - 特許庁

The method comprises a step for performing the chain test using a pad and a logic chain, and a step for disabling the logic chain to prevent noise propagation by the logic chain and driving the system.例文帳に追加

パッドとロジック鎖とを通じて鎖テストを実施する段階と、前記ロジック鎖を通じるノイズ伝搬が遮断されるように前記ロジック鎖をディスエーブルしかつシステムを駆動する段階と、を含む。 - 特許庁

The logic network layer 2 positions between the network adopter layer 3 and the graphical interface layer 1 and comprises a logic network controller 11 for logically expressing an entity of the network and controlling the logic network layer 2.例文帳に追加

論理ネットワーク層２は、ネットワークアダプタ層３とグラフィカルインタフェース層１の間に位置し、ネットワークのエンティティの論理表現と、論理ネットワーク層２を制御する論理ネットワークコントローラ１１とを有する。 - 特許庁

A plurality of physical disks are managed as one logic disk, or one portion of an area in the one physical disk is managed as one logic disk, to realize a RAID function using the logic disk.例文帳に追加

複数の物理ディスクを１つの論理ディスクとして扱ったり、１つの物理ディスクの持つ領域の一部を１つの論理ディスクとして扱って、それらの論理ディスクを使ってＲＡＩＤ機能を実現する。 - 特許庁

The generated control logic is simulated by a simulator 35 having a control simulation function 33 and a process simulation function 34, and the verified control logic is applied as the control logic for the process controller 21.例文帳に追加

作成された制御ロジックは、制御シミュレーション機能３３、プロセスシミュレーション機能３４を有するシミュレータ３５でシミュレートし、検証された制御ロジックがプロセスコントローラ２１の制御ロジックとして適用される。 - 特許庁

An internal packet is formed based on a sending side ICS logic terminal and an external IP packet, and a receiving side ICS logic terminal is determined based on ICS logic terminal identification information of the formed internal packet.例文帳に追加

発信側のＩＣＳ論理端子と外部ＩＰパケットを基に内部パケットを形成し、形成された内部パケットのＩＣＳ論理端子識別情報を基に、着信側ＩＣＳ論理端子を決定する。 - 特許庁

A memory part 102 having a capacitive element 130, a logic part 104 having a logic circuit and a boundary part 106 installed between the memory part 102 and the logic part 104 are installed in a silicon substrate 101.例文帳に追加

シリコン基板１０１に、容量素子１３０を有するメモリ部１０２とロジック回路を有するロジック部１０４と、メモリ部１０２とロジック部１０４との間に設けられた境界部１０６を設ける。 - 特許庁

According to the mentioned RTL description, logic composition is performed while the code data are selectively compared to generate the logic circuit diagram excluding the logic gate by the unused bit array.例文帳に追加

比較処理の必要性の有無を示したＲＴＬ記述に基づいて、選択的にコードデータの比較処理を行いつつ論理合成し、使用しないビット列による論理ゲートを省いた論理回路図を生成する。 - 特許庁

To provide a semiconductor device for which a burn-in time can be shortened by performing burn-in of a logic circuit and burn-in of a DRAM- macro in a logic mix memory of a logic circuit and a DRAM-macro.例文帳に追加

論理回路とＤＲＡＭマクロのロジック混載メモリにおいて、論理回路のバーンインとＤＲＡＭマクロのバーンインとを並列的に行い、バーンイン時間を短縮することができる半導体装置を提供する。 - 特許庁

The first storage control device 40 includes a main logic volume 81 consisting of a real volume, and a sub-logic volume 82 consisting of a virtual volume capable of forming a copy pair with the main logic volume 81.例文帳に追加

第一の記憶制御装置（４０）は、実ボリュームから成る正論理ボリューム（８１）と、正論理ボリューム（８１）との間でコピーペアを形成可能な仮想ボリュームから成る副論理ボリューム（８２）とを備える。 - 特許庁

A multi-stage logic gate is so designed as to have a 1st stage 300 which uses traditional dynamic logic gate design and a 2nd stage 400 which includes a new self-clock dynamic logic gate.例文帳に追加

多重ステージ論理ゲートは、伝統的なダイナミック論理ゲート設計を利用する第１ステージ３００と、新しい自己クロック式ダイナミック論理ゲートを含む第２ステージ４００を有する形に設計される。 - 特許庁

A programmable logic gate cell array 20 includes: a plurality of logic gate cells 50A to 50B; and programmable interconnections 40A to 40N adapted to establish interconnection among the logic gate cells 50A to 50B.例文帳に追加

プログラム可能論理ゲートアレイ２０は、複数の論理ゲートセル５０Ａ〜５０Ｂと、論理ゲートセル５０Ａ〜５０Ｂ間を相互接続するように構成されたプログラム可能な相互接続４０Ａ〜４０Ｎとを含む。 - 特許庁

The logic circuit includes routing logic RL in the intermediate node 206 routing the data packet along the pertinent data route and destination logic DL in the destination node 209 detecting the final destination of the data packet 136.例文帳に追加

論理回路は該データ経路に沿ってデータパケットをルーティングする中間ノード(206)内のルーティングロジック(RL)とデータパケット(136)の最終的な宛先を検出する宛先ノード(209)内の宛先ロシ゛ック(DL)とを含む。 - 特許庁

By selectively re-assigning the inputs to different signal pairs, the differential logic gate can be made to provide one of either simultaneous AND/NAND logic operations or simultaneous OR/NOR logic operations.例文帳に追加

入力を選択的に別の信号ペアに割り当てなおすことによって、差動論理ゲートが同時AND/NAND論理演算または同時OR/NOR演算のどちらか一方を提供するようにするようにすることができる。 - 特許庁

An edit accepting means 12 accepts an operation to the display objects on the display screen 2 on which the logic is expressed by the logic display means 11 to accept the editing of the logic.例文帳に追加

編集受付手段１２は、ロジック表示手段１１によりロジックが表現された表示画面２上で上記表示オブジェクトに対する操作を受け付けることにより、上記ロジックの編集を受け付ける。 - 特許庁

To provide a semiconductor device capable of dealing with a memory circuit for attaining a variable logic function, as a circuit equivalent to a logic circuit, and capable of providing the variable logic function with a small chip occupation area.例文帳に追加

可変論理機能を実現するための記憶回路を論理回路と等価な回路として扱うことができ、小さなチップ占有面積で可変論理機能を実現可能な半導体とする。 - 特許庁