「LOGIC」に関連した英語例文の一覧と使い方(31ページ目) - Weblio英語例文検索

The read potential is generated from, for example, a logic power source potential.例文帳に追加

リード電位は、例えば、ロジック電源電位から生成される。 - 特許庁

If you use that logic, I must submit. 例文帳に追加

（ピストルなどを向けられて）その論法で来るならしかたが無い - 斎藤和英大辞典

The writer points out that there is a big jump in logic. 例文帳に追加

著者は重大な論理的飛躍があると指摘している - Weblioビジネス英語例文

The logic index set of input data is compared with the logic index set of the name dictionary 14, which comprises the logic index set of the name learning dictionary 24, and the CIF code is specified.例文帳に追加

入力データの論理インデックスセットと、名称学習辞書２４の論理インデックスセットを含めた名称辞書１６の論理インデックスセットとを比較して、ＣＩＦコードを特定する。 - 特許庁

This electronic data processing system executes a series of processings described by a program, at least part of which can be processed by programmable logic circuits, and has a plurality of logic cells as programmable logic circuits.例文帳に追加

プログラムで処理を記述した一連の処理を実行するものであり、その一連の処理の少なくとも一部分が、プログラマブル論理回路で処理可能である情報処理システムである。 - 特許庁

A node controller 200 refers to a logic section management table 300 according to a value of a logic section distinction register 120 of a processor 100, and limits the processor and a node belonging to the same logic section.例文帳に追加

ノードコントローラ２００は、プロセッサ１００の論理区画識別レジスタ１２０の値に従い論理区画管理テーブル３００を参照し、同一論理区画に属するプロセッサとノードを限定する。 - 特許庁

In the logic circuit 22, the logic is switched in accordance with the polarity of a setting signal which is input to a logic setting terminal 14, and a control signal corresponding to the input signal is changed.例文帳に追加

そして、論理回路２２は、前記論理設定端子１４に入力される設定信号の極性に応じて、論理が切り替えられ、入力信号に応じた制御信号が変更される。 - 特許庁

A first dummy memory cell DMC1 storing a first logic and a second dummy memory cell DMC2 storing a second logic being opposite to the first logic are connected to a dummy word line DWL.例文帳に追加

第１論理を記憶する第１ダミーメモリセルＤＭＣ１と、第１論理と反対の第２論理を記憶する第２ダミーメモリセルＤＭＣ２とが、ダミーワード線ＤＷＬに接続されている。 - 特許庁

In the configuration, a step-down level shifter 32 for converting a high-amplitude logic signal into a low-amplitude logic signal is placed between a first logic operation circuit 31 and a transmission system 33 having a load capacitance.例文帳に追加

第１論理演算回路３１と負荷容量を有する伝送系３３との間に、高論理振幅信号から低論理振幅信号に変換する降圧レベルシフタ３２を設ける。 - 特許庁

When the logic of comparison signals Cu, Cv, Cw does not coincide with the next scheduled normal logic accompanying rotation of a motor 2, a control part 20 does not adopt the logic change.例文帳に追加

制御部２０は、比較信号Ｃｕ、Ｃｖ、Ｃｗの論理が、モータ２の回転に伴い次に予定されている正規の論理に一致しない場合には当該論理変化を採用しない。 - 特許庁

A log output logic part 15 outputs the trace log of the program logic part 16 to a log output part 12 based on the log output demand issued by the state transition logic part 14.例文帳に追加

ログ出力ロジック部１５は、状態遷移ロジック部１４から出されたログ出力要求に基づいてプログラムロジック部１６のトレースログをログ出力部１２に出力する。 - 特許庁

To provide a technique for configuring a logic circuit including a sequence circuit with a wired logic circuit mainly employing wired logics so as to employ a low voltage power supply for a semiconductor logic integrated circuit.例文帳に追加

順序回路を含む論理回路を、配線を主体とする配線による論理回路で構成して半導体論理集積回路の低電圧化を可能にする技術を提供する。 - 特許庁

To enable a logic card system, in which a plurality of logic cards are mutually connected by a bus, to insert/eject a live wire on all the logic cards without providing a special live wire insertion/ejection control card.例文帳に追加

複数の論理カードが互いにバス接続された論理カードシステムにおいて、特別な活線挿抜制御カードを設けることなく、また全ての論理カードで活線挿抜が可能な様に構成する。 - 特許庁

The logic of the code converter 27 is made changeable, and a first logic is set at a shipping time and is rewritten to a second logic under the control of the CPU 11 after the start of use.例文帳に追加

符号変換機２７の論理は変更可能としておき、出荷時には第１論理を設定しておき、使用開始後はＣＰＵ１１の制御の下に第２論理に書き替える。 - 特許庁

The publication distribution logic comprises logic for associating content items with a publication in a server and logic for discriminating a presentation platform from a number of potential presentation platforms.例文帳に追加

出版物配信ロジックは、サーバ内の出版物にコンテンツアイテムを関連付けるロジックと、いくつかの潜在的な提示プラットフォームから提示プラットフォームを識別するロジックとを含む。 - 特許庁

A CPU transfers the rewriting register setting data to the programmable logic and then transfers data to be processed by the programmable logic the rewriting of which has been completed, to the programmable logic (S104).例文帳に追加

そしてＣＰＵは、プログラマブルロジックに書換えレジスタ設定データを転送した後、書換えが完了したプログラマブルロジックにより処理されるデータを当該プログラマブルロジックに転送する（Ｓ１０４）。 - 特許庁

The system is realized by providing a control loop, and an actuator for the control loop having an apparatus (CPLD; complex programmable logic device) for a complex programmable logic.例文帳に追加

上述の課題は本発明により制御ループと、複雑なプログラマブルロジックのための装置（CPLD; complex programmable logic device）を有する、前記の制御ループに対するアクチュエータとが設けられることで解決される。 - 特許庁

Furthermore, the logic circuit design device generates a software source code for a model of a device driver function for the initialization of the logic circuit based on the obtained configuration information of the logic circuit.例文帳に追加

さらに、論理回路設計装置は、取得された論理回路の構成情報に基づいて、論路回路の初期化用デバイスドライバ関数の雛形について、ソフトウェアソースコードを生成する。 - 特許庁

To provide a redundant logic element deletion method for retrieving a redundant logic element between function blocks from a netlist generated for each function block, to be replaced with the minimum logic element.例文帳に追加

機能ブロックごとに生成されたネットリストから機能ブロック間の冗長論理素子を検索して最小の論理素子に置き換える冗長論理素子削除方法等を提供する。 - 特許庁

The first and second square wave signals are input to the logic circuit, and the logic circuit generates a logic signal having a predetermined duty by performing arithmetic computation on the first and second square wave signals.例文帳に追加

論理回路は、第１及び第２の矩形波信号が入力され、第１及び第２の矩形波信号を論理演算して所定のデューティーを有するロジック信号を生成する。 - 特許庁

The application 110 transmits, to the cryptograph library 220 in the cryptograph device, a remote login request to the logic session B in a state of having logged in the logic session A, and logs into the logic session B.例文帳に追加

アプリケーション１１０は論理セッションＡにログインした状態で暗号装置内暗号ライブラリ２２０に論理セッションＢへのリモートログイン要求を送信し論理セッションＢにログインする。 - 特許庁

Each blocks includes a logic circuit, having a logic transistor and a control transistor connected in between a power line connected to one of ground voltage and supply voltage and the logic circuit.例文帳に追加

各ブロックはロジックトランジスタを有するロジック回路、及びアース電圧と供給電圧のうち一つに連結されたパワーラインと前記ロジック回路との間に連結されたコントロールトランジスタを含む。 - 特許庁

The logic synthesis for estimating circuit performance is performed by a first logic synthesizing part 24 while using only a logic description circuit information 21, clock limit data 22 and mapping cell library 23.例文帳に追加

回路性能の見積もりをするための論理合成を、論理記述回路情報２１、クロック制約データ２２およびマッピングセルライブラリ２３のみを用いて第１の論理合成部２４で行う。 - 特許庁

If it is determined that the rewriting of the programmable logic is necessary, rewriting register setting data for rewriting the programmable logic are supplied to the programmable logic (S103).例文帳に追加

プログラマブルロジックの書換えが必要かどうかを判定し、書換えが必要と判定すると、プログラマブルロジックに書換えるための書換えレジスタ設定データをプログラマブルロジックに供給する（Ｓ１０３）。 - 特許庁

A file space on a data storage medium is located in the shape of logic cylinder (30, 40) including logic rings (35, 37, 45, 47), and each data file is stored in a separate logic ring.例文帳に追加

データ記憶媒体上のファイルスペースは、論理リング（３５、３７、４５、４７）を含む論理シリンダ（３０、４０）の形に配置され、各々のデータファイルは別々の論理リング内にストアされる。 - 特許庁

To provide a logic module which can be generalized to match the circuitry of a verification subject logic easily, and can sharply reduce the man-hours and the cost required for programming the verification subject logic to a plurality of programmable logic elements.例文帳に追加

論理モジュールを汎用化し、検証対象論理の回路構成に容易に合わせることができ、検証対象論理をプログラム可能な複数の論理素子にプログラムする工数と作成費用を大幅に低減することができる論理モジュールを提供する。 - 特許庁

To maintain a normal operation of logic for fast C&M (Control&Management) data in logic for a CPRI (Common Public Radio Interface) interface for interfacing a communication device compatible with a CPRI standard, and to restore the logic for the fast C&M data to a normal operation state even if the logic is temporarily stuck in an abnormal operation state.例文帳に追加

CPRI(Common Public Radio Interface)規格準拠の通信装置をインターフェースするCPRIインターフェース用論理内部のfast C&M(Control & Management)データ用論理の正常動作を維持し、また、仮に、異常な動作状態にスタックした場合であっても、正常な動作状態に復帰させる。 - 特許庁

To enable the self-evaluation of easiness with a logic function by executing logical operation between a Logic input line and a Logic output line at all the time while a valid mode is active and propagating a dummy mode in spite of whether the Logic input line is in assert state or de-assert state, however, in the dummy mode.例文帳に追加

データ処理システムにおいて、順次論理関数を実行する回路および方法は、１つのクロック源により時間を計測された設計同期論理の一般的な方法で発生する問題を克服することを目的とする。 - 特許庁

When a signal output from the level conversion section 241 is transited from a first logic level to a second logic level, or transited from the second logic level to the first logic level, the transition time prolonging section 243 prolongs the transition time for a predetermined time.例文帳に追加

レベル変換部２４１から出力される信号が第１論理レベルから第２論理レベルに遷移するとき，または，第２論理レベルから第１論理レベルに遷移するとき，遷移時間延長部２４３は，その遷移時間を所定時間延ばす。 - 特許庁

Moreover, the control logic is corrected based on the absence of the normal response, and a control software 6 is generated based on the corrected control logic, and the control logic whose reliability is more improved or the control logic diagram 5 is quickly completed.例文帳に追加

更に、正規応答の不存在に基づいて、制御ロジックを修正し、その修正により修正された制御ロジックに基づいて制御ソフト６を生成して、信頼性がより高い制御ロジック又は制御ロジック図５を速やかに完成させる。 - 特許庁

To provide a logic estimation method for a logic circuit which calculates an output value from an input value and an input value from an output value on a functional level to perform the estimation of faulty parts in a logic circuit and perform logic estimation by a design debug.例文帳に追加

論理回路の故障箇所の推定、あるいは設計デバッグでの論理推定を行うために、機能レベルで入力値から出力値、及び出力値から入力値を算出する論理回路の論理推定方法を提供する。 - 特許庁

The signal generating block has the 1st logic block 34 and the 2nd logic block 36 to generate respectively the Q signal and the inverse of Q signal from the set signal and the reset signal and the 1st logic block 34 and the 2nd logic block 36 have an idle state.例文帳に追加

信号発生ブロックが、セット信号及びリセット信号からＱ信号及びバーＱ信号をそれぞれ発生するため第１及び第２論理ブロック３４，３６を含み、また第１及び第２論理ブロック３４，３６が休止状態を有する。 - 特許庁

In a high speed low consumption power logic device by using a storage device for operation mode control which is arranged for every basic logic cell circuit, individually and appropriately setting of operation mode of the basic logic cell circuit is enabled in accordance with operating condition for every basic logic cell circuit in reconstructed circuit structure (a logic device).例文帳に追加

基本論理セル回路ごとに動作モード制御用の記憶装置を設けて、この動作モード制御用の記憶装置を用いて、再構成された回路構成（論理装置）における基本論理セル回路ごとの動作状態に対応して、個別に基本論理セル回路の動作モードを適切に設定できるようにする。 - 特許庁

The straight distance from a correcting circuit to a dummy cell is computed (step 104) by inputting logic data 111 of function level having logic corrected, logic information 112 on the dummy cell previously incorporated in logic data of gate level, and information 113 on the arrangement of the dummy cell or another logic cell in a mask layout.例文帳に追加

論理変更済の機能レベルの論理データ１１１と、あらかじめゲートレベルの論理データ中に組み込まれているダミーセルの論理情報１１２と、ダミーセルやその他の論理セルのマスクレイアウト上での配置情報１１３を入力して、修正回路からダミーセルまでの直線距離演算を実行する（ステップ１０４）。 - 特許庁

The logic verification system comprises a logic simulation execution part for executing a logic simulation, a coverage information acquisition part for acquiring coverage information from the logic simulation execution part, a coverage information analysis part for analyzing the acquired coverage information, and a control part for controlling the operation of the logic simulation execution part.例文帳に追加

論理シミュレーションを実行する論理シミュレーション実行部と、前記カバレッジ情報を前記論理シミュレーション実行部から取得するカバレッジ情報取得部と、取得した前記カバレッジ情報を解析するカバレッジ情報解析部と、前記論理シミュレーション実行部の動作の制御を行う制御部とを備える。 - 特許庁

A physical extent reassignment unit detects a set of a copy-source logic extent LEA0 and a copy-destination logic extent LEB0 which are already in a copy-completed state until logic disks 200A and 200B are shifted to a split state after data copy from the logic disk 200A to the logic disk 200B is started.例文帳に追加

物理エクステント再割当部は、論理ディスク２００Ａから論理ディスク２００Ｂへのデータコピーが開始されてから論理ディスク２００Ａ及び２００Ｂがスプリット状態に遷移するまでの間に、既にコピー完了状態にあるコピー元の論理エクステントＬＥＡ０及びコピー先の論理エクステントＬＥＢ０の組を検出する。 - 特許庁

There are provided a logic circuit 11-1, a plurality of auxiliary logic circuits 13a to 13e, provided for the logic circuit 11-1, and circuits (14a to 14h) for selecting the auxiliary logic circuits 13a to 13e which are made to operate according to the period of a signal CLK2S, which is supplied to the logic circuit 11-1.例文帳に追加

論理回路１１−１と、論理回路１１−１に対応して設けられた複数の補助論理回路１３ａ〜１３ｅと、論理回路１１−１に供給される信号ＣＬＫ２Ｓの周期に応じて、動作させる補助論理回路１３ａ〜１３ｅを選択する回路（１４ａ〜１４ｈ）とを備える。 - 特許庁

If this comparison indicates that, even though there are headlines of the logic structure of the input form that correspond to logic elements of the general logic structure model, they are not registered as the names of the logic elements or as actual expressions, the headlines need to be registered as the actual expressions of the general logic structure model.例文帳に追加

この比較の結果、入力帳票の論理構造の「見出し」のうちで「一般論理構造モデル」の論理要素に対応するものが存在するが、該論理要素の名称または「実表現」として登録されていないと、該「見出し」を「一般論理構造モデル」の「実表現」として登録する必要がある。 - 特許庁

To improve a restoration performance of a circuit of a logic programmable device.例文帳に追加

論理プログラマブルデバイスの回路の復旧性能を向上させる。 - 特許庁

A first delay calculator 13 calculates a basic delay time of a logic cell, and a calculation result is stored in a logic cell library.例文帳に追加

第１の遅延計算器１３は論理セルの基本遅延時間を計算し、その結果を論理セルライブラリ１４に記録する。 - 特許庁

METHOD FOR COMPILING MACHINE CODE PROGRAM FOR PROGRAMMABLE LOGIC CONTROLLER例文帳に追加

プログラム可能な論理制御装置用マシーンコード・プログラムのコンパイル法 - 特許庁

METHOD AND DEVICE FOR CALCULATING DELAY OF LOGIC CIRCUIT AND MEDIUM WHERE DELAY CALCULATING PROGRAM FOR LOGIC CIRCUIT IS RECORDED例文帳に追加

論理回路の遅延計算方法、論理回路の遅延計算装置および論理回路の遅延計算プログラムを記録した媒体 - 特許庁

WORKING METHOD, WORKING DEVICE AND WORKING FACILITY FOR LOGIC PLATE例文帳に追加

ロジックプレートの加工方法及び加工装置並びに加工設備 - 特許庁

To smooth progress of an evaluation by logic simulation.例文帳に追加

論理シミュレーションによる評価が順調に進行可能にする。 - 特許庁

DEVICE AND METHOD FOR FORMAL LOGIC VERIFICATION例文帳に追加

形式的論理検証装置および形式的論理検証方法 - 特許庁