「MOS surface」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

By using actually measured data for which thresholds to a plurality of the MOS FETs of different gate lengths manufactured under the same process condition are actually measured and the analysis model of the threshold of the MOS FET, the impurity density distribution within the substrate of the channel surface of the MOS FET is calculated.例文帳に追加

同一プロセス条件で製造されたゲート長の異なる複数のMOS FET に対する閾値を実測した実測データとMOS FET の閾値の解析モデルを用いて、MOSFET のチヤネル表面の基板内不純物濃度分布を算出する。 - 特許庁

Then, a MOS transistor structure is manufactured on the surface of the n^- high resistance layer 4.例文帳に追加

続いて、ｎ−高抵抗層４の表面にＭＯＳトランジスタ構造を作製する。 - 特許庁

ELASTIC METAL GATE MOS TRANSISTOR FOR SURFACE MOBILITY MEASUREMENT IN SEMICONDUCTOR MATERIALS例文帳に追加

半導体材料中の表面移動度測定用の弾性メタルゲートＭＯＳトランジスタ - 特許庁

A MOS gate structure is formed on the front surface of an FZ wafer 10, and then the back surface of the FZ wafer 10 is ground.例文帳に追加

ＦＺウェハのおもて面に、ＭＯＳゲート構造を形成した後に、ＦＺウェハ１０の裏面を研削する。 - 特許庁

To provide a super shallow surface channel MOS transistor and a method for manufacturing the same.例文帳に追加

超シャロー表面チャネルＭＯＳトランジスタおよびその製造方法を提供すること。 - 特許庁

SURFACE CHANNEL TYPE MOS TRANSISTOR, COMPLEMENTARY FIELD-EFFECT TRANSISTOR, AND MANUFACTURING METHOD THEREOF例文帳に追加

表面チャネル型ＭＯＳトランジスタ、相補型電界効果トランジスタ及びそれらの製造方法 - 特許庁

A p-channel MOS transistor FT_11 is formed in the region 12, and an n- channel MOS transistor FT_12 is formed on the surface of the substrate 10.例文帳に追加

領域１２内にはＰチャンネルＭＯＳ型トランジスタＦＴ_１１を形成し、基板表面にはＮチャンネルＭＯＳ型トランジスタＦＴ_１２を形成する。 - 特許庁

The surface of a semiconductor substrate 1 formed with a MOS transistor is covered with a silicon oxide film 3.例文帳に追加

ＭＯＳトランジスタが形成された半導体基板１の表面を、シリコン酸化膜３で覆う。 - 特許庁

In manufacturing the highly precise power management semiconductor device or analog semiconductor device including the MOS transistor such as the CMOS semiconductor integrated circuit, a concentration of impurities is reduced in the vicinity of a silicon surface of a source drain region with a low impurity concentration, thereby reducing the impact ionization taking place in the operation of the MOS transistor and reducing the variation in characteristics of the MOS transistor.例文帳に追加

CMOS半導体集積回路などのMOSトランジスタを含み、高精度を有するパワーマネージメント半導体装置やアナログ半導体装置の製造において、低不純物濃度であるソースドレイン部のシリコン表面近傍の不純物濃度を低くすることにより、MOSトランジスタの動作において発生するインパクトイオン化現象を低減させ、MOSトランジスタの特性変動を低減する。 - 特許庁

To improve operation rate of a MOS semiconductor element by controlling formation of uneven surface at the front surface of a polycrystalline silicon film.例文帳に追加

多結晶シリコン膜における表面凹凸の形成を抑制し、ＭＯＳ型半導体素子の動作速度を向上する。 - 特許庁

To solve a problem that, when a configuration employing an enhancement MOS transistor as a driving MOS transistor for a first stage is adopted, the driving MOS transistor becomes a dominant circuit configuration of 1/f noise since the enhancement MOS transistor is a transistor utilizing a surface channel and the transistor size thereof is also small.例文帳に追加

１段目の駆動ＭＯＳトランジスタとしてエンハンスメントＭＯＳトランジスタを用いた構成を採ると、エンハンスメントＭＯＳトランジスタが表面チャネルを利用したトランジスタであり、トランジスタサイズも小さいことから、１段目の駆動ＭＯＳトランジスタが１／ｆノイズの支配的な回路構成となってしまう。 - 特許庁

The MOS transistor comprises a semiconductor substrate having a main surface of a plane (100).例文帳に追加

ＭＯＳトランジスタは（１００）面の主表面（ｍａｉｎ ｓｕｒｆａｃｅ）を有する半導体基板を具備する。 - 特許庁

In a semiconductor module, a plurality of MOS transistors 1 is arranged on the upper surface of a conductive substrate 2 which is constituted as a drain electrode.例文帳に追加

ドレイン電極である導電性基板２の上面に複数のＭＯＳトランジスタ１が配置されている。 - 特許庁

The semiconductor device has a MOS transistor formed in the inside including the principal surface of a semiconductor substrate, and also has an element isolation-insulating film 3 formed surrounding the MOS transistor.例文帳に追加

本発明の半導体装置では、半導体基板の主面を含む内部にＭＯＳトランジスタが形成され、このＭＯＳトランジスタを取り囲んで素子分離絶縁膜３が形成されている。 - 特許庁

Subsequently, an MOS-FET 6 (metal oxide silicon-field effect transistor) is formed on the principal surface of the substrate 1SA, and an interlayer dielectric 8a is deposited on the principal surface of the substrate 1SA.例文帳に追加

続いて、基板１ＳＡの主面にＭＯＳ・ＦＥＴ６を形成した後、基板１ＳＡの主面上に層間絶縁膜８ａを堆積する。 - 特許庁

Thus, the BG layers 8 and contact holes 14 are formed while well balanced over the entire surface of a MOS transistor structure.例文帳に追加

このように、ＢＧ層８及びコンタクトホール１４は、ＭＯＳトランジスタ構造の全面に渡ってバランス良く形成されている。 - 特許庁

In a MOS type transistor, a metal silicide film 34 is formed on the upper surface of a source 26, a drain 28 and a gate 32.例文帳に追加

ＭＯＳ型トランジスタにおいて、ソース２６、ドレイン２８およびゲート３２の上面に金属シリサイド膜３４を形成する。 - 特許庁

In the power IC device, the surface channel CMOS transistor and the trench power MOS transistor are formed on the same chip.例文帳に追加

パワーＩＣデバイスは、表層チャンネルＣＭＯＳトランジスタとトレンチパワーＭＯＳトランジスタとが同一チップに形成されている。 - 特許庁

A first and a second MOS transistors TR11 and TR12 for charge transfer and a first and a second MOS transistors TR13 and TR14 for driving are formed on the surface of the p-type semiconductor substrate 50.例文帳に追加

Ｐ型半導体基板５０の表面に、第１及び第２の電荷転送用ＭＯＳトランジスタＴＲ１１，ＴＲ１２、第１及び第２の駆動用ＭＯＳトランジスタＴＲ１３，ＴＲ１４を形成する。 - 特許庁

In the MOS transistor 21, first and second N---type epitaxial layers 23, 24 are formed on the surface of a substrate 22.例文帳に追加

本発明のＭＯＳトランジスタ２１では、基板２２表面にＮ−−型の第１および第２のエピタキシャル層２３、２４を形成している。 - 特許庁

A tunnel current is measured from a plurality of wafers 6 formed on a surface of a MOS capacitor to obtain the current-voltage characteristic data.例文帳に追加

ＭＯＳキャパシタを表面に多数形成したウェーハ６からトンネル電流を測定しその電流−電圧特性データを得る。 - 特許庁

In the semiconductor device, two MOS structures which share a drain are formed in the front surface side of the semiconductor substrate, and a plurality of ditch-like opening parts 4 are formed to extend from the drain region of one MOS structure to the drain region of the other MOS structure in the interior of an N+ type drain layer 7 in the back surface side of the semiconductor substrate.例文帳に追加

本発明の半導体装置は、半導体基板の表面側にドレインを共有するＭＯＳ構造が２つ形成され、かつ、半導体基板の裏面側のＮ＋型ドレイン層７の内部に、一方のＭＯＳ構造のドレイン領域から他方のＭＯＳ構造のドレイン領域まで、延在して形成された複数の堀状の開口部４を有する。 - 特許庁

The semiconductor device having a semiconductor wafer 11 that has a {001} surface as the main surface and a position determining unit indicating a <100> direction comprises a plurality of p-channel type MOS transistors P and n-channel type MOS transistors N formed on the semiconductor wafer 11.例文帳に追加

｛００１｝面を主面とし、且つ、＜１００＞方向を示す位置決定部を有する半導体ウエハ１１を備えた半導体装置は、半導体ウエハ１１に形成された複数のｐチャネル型ＭＯＳトランジスタＰ及びｎチャネル型ＭＯＳトランジスタＮを備える。 - 特許庁

The MOS transistor is formed on the surface part of a semiconductor substrate (50) and is provided with a gate (10), a source region (13) and a drain region (14).例文帳に追加

ＭＯＳトランジスタは、半導体基板（５０）の表面部に形成され、ゲート（１０）、ソース領域（１３）、ドレイン領域（１４）を有する。 - 特許庁

The manufacturing method of the semiconductor device is a method of forming an SiO_2 film 11, which becomes a gate insulating film of high breakdown voltage MOS, in a whole surface of p-type semiconductor substrate 1.例文帳に追加

Ｐ型半導体基板１の全面に高耐圧ＭＯＳトランジスタのゲート絶縁膜となるＳｉＯ_２膜１１を形成する。 - 特許庁

Then a semiconductor element, for example, a MOS transistor in which the moving direction of carriers becomes the [001]-direction is formed on the surface of the silicon substrate.例文帳に追加

そして、シリコン基板の表面に、キャリアの移動方向が［００１］方向となる半導体素子、例えばＭＯＳトランジスタを形成する。 - 特許庁

To provide a manufacturing method of an MOS-type semiconductor device which reduces the variation of a threshold voltage in a semiconductor substrate surface.例文帳に追加

半導体基板面内でのしきい値電圧のばらつきを低減させるＭＯＳ型半導体装置の製造方法を提供すること。 - 特許庁

The semiconductor substrate is constituted so that a first MOS transistor TR1 having a first gate electrode 24 and a first source layer 26, is formed on a top surface of the semiconductor substrate 10, and a second MOS transistor TR2 having a second gate electrode 34 and a second source layer 36, is formed on its reverse surface.例文帳に追加

半導体基板１０の表面に、第１のゲート電極２４及び第１のソース層２６を有する第１のＭＯＳトランジスタＴＲ１が形成され、その裏面には、第２のゲート電極３４及び第２のソース層３６を有する第２のＭＯＳトランジスタＴＲ２が形成されている。 - 特許庁

In the logic circuit 10, a recessed LOCOS oxide film 45 is employed that is formed such that an upper surface thereof is flush with the upper surface of the semiconductor substrate 30 and that insulates a p-type MOS transistor element from an n-type MOS transistor element which constitute a CMOS transistor element.例文帳に追加

ロジック回路１０では、上表面が半導体基板３０上表面と同一平面に収まるように形成された、ＣＭＯＳトランジスタ素子を構成するｐ型ＭＯＳトランジスタ素子とｎ型ＭＯＳトランジスタ素子とを絶縁するリセスＬＯＣＯＳ酸化膜４５が採用されている。 - 特許庁

A partially missing part is formed on a surface of an n+ emitter region 9 on surfaces between gate electrodes 7 of a MOS gate structure to form a surface pattern for expanding a surface area of a p+ contact region 9 surrounded by a surface of the n+ emitter region 9.例文帳に追加

ＭＯＳゲート構造のゲート電極７間の表面で、ｎ^+エミッタ領域９表面に一部欠落部を設け、このｎ^+エミッタ領域９表面に囲まれたｐ^+コンタクト領域９の表面積を拡張させる表面パターンとする。 - 特許庁

MOS capacitors are formed on the surface of a semiconductor silicon wafer and the quality of the semiconductor silicon wafer is evaluated, on the basis of the accidental defects (β mode destruction) rate of Weibull plots obtained by performing a TDDB measurement of the MOS capacitors.例文帳に追加

半導体シリコンウェーハの表面にＭＯＳキャパシタを形成し、該ＭＯＳキャパシタのＴＤＤＢ測定を行うことにより得られるワイブルプロットの偶発不良（βモード破壊）率により、前記半導体シリコンウェーハの品質を評価する。 - 特許庁

Accordingly, there can be obtained a stable characteristic that variation in the characteristic due to a surface on which the channel is formed does not appear, and the high drive-capability lateral MOS transistor having a reduced on-resistance per unit area can be provided.例文帳に追加

これにより、チャネルが形成される面による特性の変動が現れない安定した特性が得られ、単位面積当りのオン抵抗が低減された高駆動能力横型MOSトランジスタを提供することが可能となる。 - 特許庁

The semiconductor device has an Si substrate 1, an Si layer 12 provided on its Si substrate 1, and insulating separative layers 5, 6 for covering respectively the side surface and the bottom surface of the Si layer 12 of its MOS region.例文帳に追加

Ｓｉ基板１と、Ｓｉ基板１上に設けられたＳｉ層１２と、ＭＯＳ領域のＳｉ層１２の底面および側面を覆う絶縁分離層５、６を備える。 - 特許庁

A predetermined voltage is applied to the gate electrode 212 so that a MOS structure in the center is reversed to form a surface reversed layer (channel).例文帳に追加

ゲート電極２１２は、中央のＭＯＳ構造が反転されて表面反転層（チャネル）が形成されるように、所定の電圧を印加される。 - 特許庁

A source region 14 of the trench power MOS transistor is provided on the same level as a gate electrode 21a of the surface channel CMOS transistor.例文帳に追加

トレンチパワーＭＯＳトランジスタのソース領域１４は、表層チャンネルＣＭＯＳトランジスタのゲート電極２１ａと同じレベルに設けられている。 - 特許庁

The solid-state imaging element 11 is a MOS-type image sensor, and has a light-sensitive section 13 formed at one surface side of an Si substrate 12.例文帳に追加

固体撮像素子１１は、ＭＯＳ型イメージセンサであって、Ｓｉ基板１２の一方面側に形成された光感応部１３を有する。 - 特許庁

In this manufacturing method, after an MOS type transistor TR is formed on the surface of a semiconductor substrate 10, an interlayer insulating film 24 is formed covering the transistor TR.例文帳に追加

半導体基板１０の表面にＭＯＳ型トランジスタＴＲを形成した後、トランジスタＴＲを覆って層間絶縁膜２４を形成する。 - 特許庁

In the plan view of the surface of a semiconductor substrate, a fillet CN1 is formed to the corner of the source/drain active layers 6c1, 6d1 of a MOS transistor TR1.例文帳に追加

半導体基板の表面の平面視において、ＭＯＳトランジスタＴＲ１のソース／ドレイン活性層６ｃ１，６ｄ１のコーナーに面取りＣＮ１を施す。 - 特許庁

Then, when an oxide film 4 that is formed at a MOS transistor forming region is removed (process (b)), the factor 3 for preventing oxidation is exposed to a surface.例文帳に追加

次に、ＭＯＳトランジスタ形成領域に形成されている酸化膜４を除去する（（ｂ）工程）と、酸化を阻害する要因３が表面に露出する。 - 特許庁

To form an extremely thin insulating film of a sub-nanometer to several nanometers (nm) in thickness on a silicon surface, and to actualize a low-voltage operating MOS device using the same.例文帳に追加

シリコン表面に厚さがサブナノから数ナノメートル（ｎｍ）レベルの極薄の絶縁膜を形成し、これを利用して、低電圧動作ＭＯＳデバイスを実現する。 - 特許庁

To improve reading sensitivity in a memory cell having one MOS transistor formed in a floating body area whose lower surface is insulated by bonding.例文帳に追加

接合によってその下面上で絶縁されたフローティングボディ領域内に形成された一つのＭＯＳトランジスタを有するメモリセルにおいて、読取感度を改善する。 - 特許庁

Also, a plurality of power source voltages required for writing multi-level data in a memory cell are realized by surface breakdown phenomenon of MOS transistors M2, M4.例文帳に追加

また、多値のデータをメモリセルに書き込むときに必要な複数の電源電圧をＭＯＳトランジスタＭ２、Ｍ４の表面ブレークダウン現象によって実現する。 - 特許庁

On a surface of a silicon substrate 10 wherein an MOS transistor QN is formed, a plurality of TMR(tunneling magnetoresistive) elements VR are stacked being embedded in interlayer insulating films 40.例文帳に追加

シリコン基板１０のＭＯＳトランジスタＱＮが形成された面上に、層間絶縁膜４０に埋設されて複数のＴＭＲ素子ＶＲが積層される。 - 特許庁

A P-MOS transistor is formed as a drain region 40, a source region 41, and a channel stopper 42 on the surface of a semiconductor substrate 31-1.例文帳に追加

Ｐ−ＭＯＳトランジスタは、半導体基板３１−１の表面に、ドレイン領域４０、ソース領域４１、及びチャネルストッパー４２として形成される。 - 特許庁

A high breakdown voltage lateral MOS transistor having a source region SO and a drain region DR is completed on a surface of a semiconductor substrate SUB.例文帳に追加

半導体基板ＳＵＢの表面に、ソース領域ＳＯおよびドレイン領域ＤＲを有する高耐圧横型ＭＯＳトランジスタが完成される。 - 特許庁