MULTIPLICATIONを含む例文一覧と使い方
該当件数 : 2237件
The quadrature demodulator 32 multiplies a digital value sequence S' with biphase local signals L1, L2 from a local signal generator 31, respectively, to extract baseband signals I', Q' on the basis of a result of the multiplication.例文帳に追加
直交変調器32は、デジタル値列S′とローカル信号発生器31からの2相のローカル信号L1、L2とをそれぞれ乗算し、その乗算結果からベースバンド信号I′、Q′を抽出する。 - 特許庁
Transmission data are copied by a frequency axis so that either of a zero signal or an inversion signal is inserted into the interval of signals at a time axis and a vector multiplication is performed to a differential function.例文帳に追加
時間軸において信号間にゼロ信号及び反転信号のうちのいずれかを挿入するように、伝送データを周波数軸でコピーし、且つ差分関数をベクトル乗算する構成である。 - 特許庁
A multiplication part 9 multiplies the digital signal which has its frequency automatically controlled by the AFC part 8 by the gain control coefficient and outputs the result as an output signal S2 having been controlled to the constant level.例文帳に追加
乗算部9は、AFC部8により自動周波数制御されたデジタル信号に利得制御係数を乗算して一定レベルに制御された出力信号S2として出力する。 - 特許庁
Multiplication circuit 34a and 34b output a reference signal that specifies a product of the sinusoidal signal and a detection signal of an acoustic emission sensor and a product of the cosine wave signal and the detection signal.例文帳に追加
乗算回路34a、34bは正弦波信号とアコースティックエミッションセンサ31の検知信号との積並びに余弦波信号と同検知信号との積を特定する参照信号を出力する。 - 特許庁
A weight coefficient multiplication section 11 adjusts phases and amplitudes of signals received by a plurality of antennas 50 respectively based on wait factor which adaotive processing portion 40 computed.例文帳に追加
ウェイト係数乗算部11においては、アダプティブ処理部40が算出したウェイト係数に基づいて、複数のアンテナ50のそれぞれで受信される信号の位相および振幅が調整される。 - 特許庁
A parallel resonance circuit 104 resonating with the frequencies of an input frequency signal is inserted in series between the output of a semiconductor device (FET) 103 and a multiplication output terminal 106.例文帳に追加
半導体素子(FET)103の出力と逓倍出力端子106との間に、入力周波数信号の周波数に共振する並列共振回路104を直列に挿入する。 - 特許庁
Correlation is detected from each reception signal thus selected on each branch, and running average is determined from signals obtained by performing complex multiplication of correlation detection signals on respective branches thus performing sync signal detection.例文帳に追加
選択されたそれぞれの受信信号から相関検出を各ブランチで行い、各ブランチでの相関検出信号を複素乗算した信号から移動平均を求めて、同期信号検出を行う。 - 特許庁
The logarithms of multiplication between a sum of correlation matrices at a transmission end and a sum of correlation matrices at a receiving end is used for a MIMO array antenna evaluation value.例文帳に追加
送信端における各相関行列の和と、受信端における各相関行列の和とについて、それぞれの和の大きさを乗算して対数をとった値をMIMOアレーアンテナ評価値とする。 - 特許庁
In this method and device, integer multiplication operation is executed to data stored in an integer register file using multimedia basic commands which act related to smaller operands.例文帳に追加
本発明は、より小さいオペランドに関して動作するマルチメディア基本命令を使用して、整数レジスタ・ファイルに記憶されたデータから整数乗算演算を実行するための方法及び装置である。 - 特許庁
The method of suppressing the multiplication of the filamentous microorganism is performed by adding a bacteriophage having a property of being infected with the filamentous microorganism causing the bulking of activated sludge and carrying out bacteriolysis.例文帳に追加
活性汚泥のバルキングの原因となる糸状微生物に感染して溶菌させる性質を有するバクテリオファージを活性汚泥に添加することを特徴とする糸状微生物の増殖抑制方法。 - 特許庁
To provide a multiplication oscillation circuit which does not affect a load of the oscillator, and suppress variation of output frequency and an output waveform of the oscillator even if impedance of the load changes.例文帳に追加
負荷のインピーダンスが変動しても、発振器の負荷に影響を与えないようにして、発振器の出力周波数及び出力波形の変動を抑圧する逓倍発振回路を提供する。 - 特許庁
The immune normal rat is immunized by the epitope synthesized peptide and adjuvant, and a tumor antigen epitope specific CTL is induced, to thereby suppress in vivo multiplication of the HTLV-I infected tumor cell.例文帳に追加
かかるエピトープ合成ペプチドとアジュバンドで免疫正常ラットを免疫し、腫瘍抗原エピトープ特異的CTLを誘導し、生体内のHTLV−I感染腫瘍細胞の増殖を抑制する。 - 特許庁
A multiplication circuit 6 multiplies an inputted high-frequency signal by two local oscillation signals, and generates the two baseband signals (I and Q signals) whose phases differ by 90°.例文帳に追加
乗算回路6は、入力された高周波信号に対して2つの局部発振信号を乗算し、互いに位相が90度異なるの2つのベースバンド信号(I信号とQ信号)を生成する。 - 特許庁
To provide an operating program capable of performing scalar multiplication or exponentiation at high speed even when scalar n or power n does not exceed order q of a finite field F_q greatly.例文帳に追加
スカラーnあるいは乗数nが有限体F_qの位数qより大きく上回ることのない場合であっても、スカラー倍算あるいはべき乗算を高速に実行できる演算プログラムに関する。 - 特許庁
By having counted values for respective classifications multiplied by coefficients corresponding to the classifications, and the multiplication results added, toner consumption in a state of dots being arranged two-dimensionally can be obtained precisely.例文帳に追加
そして、各分類ごとのカウント値に、当該分類に対応する係数を乗じて加算することで、ドットが2次元的に配列された状態でのトナー消費量を精度よく求めることができる。 - 特許庁
A nonlinear optical crystal 23 for converting a laser beam L1 having basic wavelength outgoing from the laser resonator 21 into a laser beam L2 having a multiplication wave is arranged outside the laser resonator 21.例文帳に追加
レーザ共振器21から出射される基本波長を持つレーザ光L1を、逓倍波長を持つレーザ光L2に変換する非線形光学結晶23がレーザ共振器21の外に配置されている。 - 特許庁
Roughly speaking, a differential operator is a mapping, typically understood to be linear, that transforms a function into another function by means of partial derivatives and multiplication by other functions. 例文帳に追加
大ざっぱに言うと、微分演算子とは概して線形であると理解されるマッピングであり、ある関数を別の関数に偏微分係数と他の関数による乗算とを用いて変換するものである。 - コンピューター用語辞典
The generated output 303 is input into a filter 304 that passes a double frequency of an input signal 301 to gain an excellent double multiplication output 305 in the duty ratio of 50%.例文帳に追加
生成された出力303を入力信号301の2倍の周波数を通過させるフィルタ304に入力することによりデューティ(duty)比50%の良好な2逓倍出力305を得る。 - 特許庁
An emitter terminal of an emitter follower circuit of a local signal current amplifier circuit 812 is connected not to a ground but to an emitter terminal of a differential amplifier and multiplication circuit of the mixer circuit 804, and also connected to the bases of the transistors which operate differentially.例文帳に追加
これにより入力信号がないときでも流れ続けるエミッタ・フォロワ回路の電流量を低減し、ひいては携帯情報端末全体の消費電力の削減を図る。 - 特許庁
The Miopt is desirably corrected at a joining point 102 by multiplication by using this efficiency ηλ.例文帳に追加
トルクを調節する内燃機関の少なくとも1つの制御変数に対して効率があらかじめ与えられ、その効率をこの変数のその時点の値およびこの変数の標準値の関数として決定する。 - 特許庁
A battery ECU estimates a polarization value fdyn based on a state quantity of the battery at the present time (S170), and corrects the polarization value fdyn by multiplication of a polarization value correction rate kf (S190).例文帳に追加
電池ECUは、現時点のバッテリ状態量に基づく分極値fdynを推定し(S170)、分極値補正率kfの乗算により分極値fdynを補正する(S190)。 - 特許庁
Since the change Δθh of the steering angle θh is zero in a steered condition, the result with the variable gain G multiplied thereto is also zero, and the result of integrating the result of multiplication is also unchanged.例文帳に追加
これにより、保舵状態においては、操舵角θhの変化量Δθhが零になるため、可変利得Gを乗算した結果も零になり、乗算結果を積算した結果も変化しない。 - 特許庁
To provide a solid-state image pickup device capable of maintaining charge transfer efficiency and sensitivity even in the case where pixel multiplication is more progressed, also capable of forming an image of high quality even in the case where charges are mixed.例文帳に追加
多画素化が進んだ場合でも電荷転送効率や感度を維持可能にすると共に、電荷の混合を行った場合でも高画質の画を作ることが可能な固体撮像素子を提供する。 - 特許庁
To provide an arithmetic unit capable of sufficiently utilizing the resources of the unit itself and quickly executing arithmetic processing as to an arithmetic unit capable of executing both of product sum processing and dual multiplication processing.例文帳に追加
積和演算処理と、デュアル乗算処理とを実行可能な演算装置において、装置資源の十分な活用を図り、かつ演算処理を迅速に行い得る演算装置を提供する。 - 特許庁
To provide a data processor and a data processing method for executing floating point multiplication and cumulative arithmetic operation to first, second and third operands, and for applying a result based on an IEEE754-1985 specification.例文帳に追加
第1、第2、第3のオペランドに浮動小数点乗算・累加演算を実行し、IEEE754−1985規格に準拠する結果を与えるデータ処理装置およびデータ処理方法を提供する。 - 特許庁
This multiplying method eliminates the need to convert the data type of input data X and Y and multiplication result data Z (with sign to without sign or vice versa), so the device is made small- sized and the process is made fast.例文帳に追加
この乗算方法では、入力データX,Yや乗算結果データZのデータ型を変換(符号付き←→符号無し)する必要がないため、装置の小型化と処理の高速化を図ることができる。 - 特許庁
A 1/2 pixel skipping circuit and a 0/1 repeating circuit are provided in a scrambling code generator, and superfluous multiplication circuits can be eliminated to realize small size of circuit scale, high processing speed, and low power consumption.例文帳に追加
スクランブリングコード発生器内に1/2間引き回路と0/1繰返し回路を持つことで、余分な乗算回路が削除でき、回路規模の縮小、高速処理、低消費電力化を行うことができる。 - 特許庁
Part of an output of a voltage-controlled oscillator 15 is mixed with a second local oscillation signal to generate a second low frequency signal, the phase of which is compared with the phase of the 1st low frequency signal subjected to multiplication and filtering.例文帳に追加
電圧制御発振器15の出力の一部を第2の局発信号と混合して第2の低周波信号を生成し、逓倍し濾波した第1の低周波信号と位相比較する。 - 特許庁
This solid-state image pickup device includes: an image pickup region 12, an output register 14, a corner register 16, a multiplication register 18, a first amplifier 20, a second amplifier 22 and a valve gate electrode VG1.例文帳に追加
一実施形態の固体撮像装置は、撮像領域12、出力レジスタ14、コーナーレジスタ16、増倍レジスタ18、第1のアンプ20、第2のアンプ22、及びバルブゲート電極VG1を備えている。 - 特許庁
The multiplied signal processing part 3 includes an offset voltage detection part 27 for detecting an offset voltage based on the center voltage of the approximately sinusoidal signal and a prescribed reference voltage, an offset voltage correction part 29 for correcting the offset voltage of the approximately sinusoidal signal based on the detected offset voltage, and a multiplication processing part 30 for performing multiplication processing of the corrected approximately sinusoidal signal and outputting the result.例文帳に追加
逓倍信号処理部3に、略正弦波状信号の中心電圧と前記所定の基準電圧とに基づいてオフセット電圧を検出するオフセット電圧検出部27と、検出されたオフセット電圧に基づいて、略正弦波状信号のオフセット電圧を補正するオフセット電圧補正部29と、補正された略正弦波状信号を逓倍処理して出力する逓倍処理部30と、具備させる。 - 特許庁
The image processing device at least two Laplacian filters (222, 224) having masks differed in size to filter an original image signal; at least two multiplication units (262, 264) which multiply outputs of at least two Laplacian filters by coefficients; and an addition unit (272) which adds one or both of the outputs of the at least two multiplication units to the original image signal, and outputs the result.例文帳に追加
画像処理装置は、互いに異なるサイズのマスクを有し、元の画像信号を濾波する少なくとも2つのラプラシアン・フィルタ部(222,224)と、その少なくとも2つのラプラシアン・フィルタの出力にそれぞれの係数を乗算する少なくとも2つの乗算部(262,264)と、その少なくとも2つの乗算部の出力の1つまたは全てとその元の画像信号とを加算して出力する加算部(272)と、を具える。 - 特許庁
The fuel assembly 3 for high concentration output distribution adjustment and the fuel assembly 5 for low concentration output distribution adjustment have respectively a smaller ratio of an infinite multiplication factor on the downside more than a prescribed height to an infinite multiplication factor on the upside more than the prescribed height, in comparison with the high concentration high gadolinia fuel assembly 1, and the high concentration low gadolinia fuel assembly 2, or the low concentration fuel assembly 4.例文帳に追加
高濃縮出力分布調整用燃料集合体3および低濃縮出力分布調整用燃料集合体5は、それぞれ、高濃縮高ガドリニア燃料集合体1および高濃縮低ガドリニア燃料集合体2または低濃縮燃料集合体4に対して、所定の高さよりも下方の無限増倍率のその所定の高さよりも上方の無限増倍率に対する比が小さい。 - 特許庁
In the DSP, the shifter 14 multiplies an input signal by a prescribed shift multiplication value and outputs the multiplied value to the adder 17, the adder 17 adds or subtracts the output of the shifter 14 to/from the output of the register ACC and the register ACC inputs the output of the adder 17 to perform processing for multiplying the input signal by the prescribed multiplication coefficient.例文帳に追加
当該DSPは、シフター14が入力信号に対して所定のシフト乗算値を乗算して加算器17に出力し、加算器17がシフター17の出力とレジスタACCの出力とを加算もしくは減算し、レジスタACCが加算器17の出力を入力するという処理を繰り返し行うことによって、前記入力信号に対して所定の乗算係数を乗算する処理を行う。 - 特許庁
A POS terminal 1 judges whether or not a selling deadline is set to a commodity based on the data of a bar code applied to a sales registration target commodity, and when the result of judgement is positive, disables laborsaving input for performing sales registration by post-multiplication registration, pre-multiplication registration and repeat registration, and when the result of judgement is negative, enables laborsaving input.例文帳に追加
POS端末1は、販売登録の対象の商品に付与されたバーコードのデータに基づいて、当該商品に販売可能期限が設定されているか否かを判断し、当該判断結果が肯定的である場合、後乗算登録、前乗算登録及びリピート登録により販売登録を行う省力入力を不能にし、当該判断結果が否定的である場合、省力入力を可能にする。 - 特許庁
Then an effectiveness discrimination circuit 25 allows a multiplexer 26 to select period data D1 of the period counter 4 and to quickly output a multiplied clock signal fm just after frequency multiplication is started and thereafter switches the multiplexer 26 to select period data D1' as an object of the frequency multiplication arithmetic processing after a lapse of a time when the period data D1' counted by the period counter 24 are effective.例文帳に追加
そして、有効判定回路25は、周波数逓倍動作を開始した直後はマルチプレクサ26により周期カウンタ4側の周期データD1を選択して逓倍クロック信号fmを迅速に出力し、それ以降、周期カウンタ24によってカウントされた周期データD1’が有効になる時間が経過すると、当該周期データD1’を選択するようにマルチプレクサ26を切替えて周波数逓倍演算処理の対象とする。 - 特許庁
The picture interpolator/extrapolator 1 for interpolating an inputted motion picture including continuous pictures comprises: a means 3 for delaying a picture included in the motion picture; a means 5 for multiplying a delayed picture by filter coefficients; a means 7 for outputting the multiplication results while switching; and a means 9 for forming a new picture (interpolation picture) by adding the multiplication results.例文帳に追加
画像内挿外挿装置1は、入力された画像が連続する動画像の内挿を行うものであって、動画像に含まれている画像を遅延させる遅延手段3と、遅延された画像にフィルタ係数を乗算するフィルタ係数乗算手段5と、乗算結果を切り替えて出力する切替手段7と、乗算結果を加算して新たな画像(内挿画像)を生成する画像生成手段9と、を備えた。 - 特許庁
A control circuit 30 determines which A or B to be multiplied is used as a multiplier to reduce the occurrence of carry in multiplication by the multiplier 20, and inputs one of A and B to one of the first terminal 22 and the second terminal 24, and the other one to the other one of the terminals 22 and 24 for the multiplication with reduced occurrence of carry.例文帳に追加
制御回路30は、乗算されるAとBについて、いずれを乗数としたほうが乗算器20による乗算にキャリの発生回数が少ないかを判定すると共に、キャリの発生が少ない乗算が行われるように、AとBの片方を第1の端子22と第2の端子24の片方に入力し、AとBの他方を第1の端子22と第2の端子24の他方に入力する。 - 特許庁
When it is determined that a steering wheel is controlled with no hands, the limit value of the additional angle limiter 24 is controlled based on the absolute value |YR*| of the target yaw rate by a limiter gain setting unit 43 and a gain multiplication unit 44.例文帳に追加
手放し状態であると判定されたときには、リミッタゲイン設定部43およびゲイン乗算部44により、目標ヨーレートの絶対値|YR^*|に基づいて、加算角リミッタ24の制限値が制御される。 - 特許庁
A delay unit 101 delays the first or the second distribution signal by time T1 to create the first multiplication signal and delays the same by time T2 (T2>T1) to create the second distribution signal.例文帳に追加
遅延部101が、第1分配信号又は第2分配信号を時間T1遅延させることにより第1乗算信号を形成し、時間T2(T2>T1)遅延させることにより第2乗算信号を形成する。 - 特許庁
The frequency converter may includes: the passive analog multiplier for outputting the multiplication result by electric current; the buffer for outputting the buffering current which is obtained by buffering the current; and an integrator for integrating the buffering current and performing a voltage output.例文帳に追加
または、掛算結果を電流で出力する、パッシブ型のアナログ掛算器と、電流をバファリングしたバファリング電流を出力するバッファと、バファリング電流を積分して電圧出力する積分器とを具備する。 - 特許庁
To provide a novel drug for preventing and/or treating a disease caused by cell abnormal multiplication and a disease caused by SCCA-1 (squamous cell carcinoma antigen 1) production acceleration based on the SCCA-1 production inhibition.例文帳に追加
SCCA−1(Squamous Cell Carcinoma Antigen 1)産生抑制作用に基づき細胞異常増殖に起因する疾患、並びにSCCA−1産生亢進に起因する疾患を予防及び/または治療するための新規医薬の提供。 - 特許庁
On the other hand, an error correlation amount Δθ2 is calculated based on the difference between a target value and a multiplication value mdq of amplitude of a current signal when the voltage signal is overlapped on d-axis direction and on q-axis direction.例文帳に追加
一方、上記電圧信号をd軸方向及びq軸方向に重畳した際の電流信号の振幅の乗算値mdqと目標値との差に基づき、誤差相関量Δθ2が算出される。 - 特許庁
The frequency converter includes: a passive analog multiplier for outputting a multiplication result by electric current; a buffer for outputting a buffering current which is obtained by buffering the current; and a current-voltage converter for performing the current-voltage conversion of the buffering current.例文帳に追加
掛算結果を電流で出力する、パッシブ型のアナログ掛算器と、電流をバファリングしたバファリング電流を出力するバッファと、バファリング電流を電流電圧変換する電流電圧変換器とを具備する。 - 特許庁
Current proportional to (X+Y)2-(X2+Y2), namely, 2XY flows in a resistor 21 connected in parallel with the PMOSs 22 and 23 and an output voltage Z as a multiplication result is outputted to a node N1.例文帳に追加
PMOS22,23に並列に接続された抵抗21には、(X+Y)^2−(X^2+Y^2)、即ち2XYに比例した電流が流れ、ノードN1には、乗算結果の出力電圧Zが出力される。 - 特許庁
A multiplication section 15 and an addition section 17 calculate the sum of the products between the received data, held in the shift register section 11 and the divided spread codes held by the spread code holding section 13 in accordance with the arithmetic rate.例文帳に追加
乗算部15及び加算部17は、該演算レートに従って、シフトレジスタ部11で保持されている受信データと、拡散コード保持部13で保持されている分割拡散コードとの積和演算を実行する。 - 特許庁
Alternatively, the multiplication type knapsack encryption is composed in the partial cyclic group of an reduced residue class group (Z_K/ν)^× with a product ν of a plurality of prime ideals in an integer circle Z_K of an algebra object K, as the modulus.例文帳に追加
あるいは、代数体Kの整数環Z_Kにおける複数の素イデアルの積νを法とした既約剰余類群(Z_K/ν)^×の巡回部分群において乗法型ナップザック暗号を構成する。 - 特許庁
To provide a positioning device capable of suppressing variation of one pulse on a feedback position after completing positioning and capable of attaining a technology for a perfect standstill which can be applied also to a present high multiplication circuit.例文帳に追加
位置決め完了後のフィードバック位置の1パルス変動を抑制するとともに、現在の高逓倍回路にも適用することができる完全静止技術を実現することができる位置決め装置を提供する。 - 特許庁
Two multiplication results are added by an adding means 18, the added result and its inverted result are given to a 90° phase shifting circuit to obtain phase shifted results where the phase difference between them is defined as 90° and results where their results are inverted.例文帳に追加
2つの乗算結果を加算手段18において加算し、加算結果とその反転結果とを90°移相回路に与えて、互いの位相差が90°となる移相結果とそれらの位相が反転した結果を得る。 - 特許庁
A multiplication signal A(n) obtained by multiplying a nonlinear signal S(n) obtained by performing nonlinear processing of the differential signal D(n) in accordance with amplitude by a cyclic coefficient (a) is added to the input signal X(n) to be the output signal Y(n).例文帳に追加
差分信号D[n]を振幅に応じて非線形処理した非線形信号S[n]に巡回係数aを乗算した乗算信号A[n]を入力信号X[n]に加算して出力信号Y[n]とする。 - 特許庁
To provide a novel drug for preventing and/or treating a disease caused by cell abnormal multiplication and a disease caused by SCCA-1 (squamous cell carcinoma antigen-1) production acceleration based on the SCCA-1 production inhibition.例文帳に追加
SCCA−1(Squamous Cell Carcinoma Antigen 1)産生抑制作用に基づき細胞異常増殖に起因する疾患、並びにSCCA−1産生亢進に起因する疾患を予防及び/または治療するための新規医薬の提供。 - 特許庁
| Copyright © Japan Patent office. All Rights Reserved. |
| Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|
