「Memory Bank」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

This memory controller can implement plural external input/output processes and plural internal signal processes concurrently in parallel by performing banking, bank scheduling and bank monitoring for control of the primary storage memory.例文帳に追加

一次記憶メモリ制御にバンク、バンクスケジューリング、バンクモニタを行なうことで、外部入出力処理と内部信号処理の複数並列処理を行なう。 - 特許庁

An interleave unit 23 segments a memory access command fetched from the queue 22 into micro commands and issues them to a bank queue 24 corresponding to an applicable memory bank.例文帳に追加

インターリーブユニット２３は、キュー２２から取り込んだメモリアクセスコマンドをマイクロコマンドに細分化し、該当するメモリバンクに対応するバンクキュー２４に発行する。 - 特許庁

By using such constitution, as the first nonvolatile memory bank and the second nonvolatile memory bank can share data lines, pattern occupancy area can be reduced.例文帳に追加

このような構成によれば、第１の不揮発性メモリバンクと第２の不揮発性メモリバンクでデータ線を共有できるので、パターン占有面積を縮小できる。 - 特許庁

The memory controller 11 conducts an access to a bank 0 or a bank 1 of the system memory 20 by a burst length 4 in the requirement of the burst access from the CPU 30 to the system memory 20.例文帳に追加

もし、ＣＰＵ３０からシステムメモリ２０へのバーストアクセスの要求であれば、メモリ制御装置１１は、システムメモリ２０のバンク０またはバンク１に対してバースト長４でアクセスする。 - 特許庁

A memory cell array is constituted which includes a first bank having a first local memory cell array and a first local sense amplifier, and a second bank having a second local memory cell array and a second local sense amplifier.例文帳に追加

第１ローカルメモリセルアレイと第１ローカルセンスアンプとを備える第１バンクと、第２ローカルメモリセルアレイと第２ローカルセンスアンプとを備える第２バンクとを有するメモリセルアレイを構成する。 - 特許庁

On the other hand, the part 13 is a memory bank corresponding only to the space area, retrieves a memory bank in the state in which power is supplied and instructs a memory power supply control part 14 to stop power supply feeding to the detected memory bank.例文帳に追加

一方、メモリ電源管理部１３は、この空き領域のみに対応するメモリバンクであって、電力が供給された状態にあるメモリバンクを検索し、検出されたメモリバンクへの電力供給を停止するようにメモリ電源制御部１４に指示する。 - 特許庁

An input processing means of each channel receives a recording instruction during the stop operation and when a memory bank with final data written therein among banks of an in-channel buffer memory is not incorporated in the write processing to a recording medium, the data are appended to the memory bank, and when the memory bank is incorporated in the write processing, other memory bank is selected and the recording is restarted.例文帳に追加

各チャンネルの入力処理手段が停止動作中に記録指示を受け付け、チャンネル内バッファメモリの複数バンクの中で最後のデータが書かれたメモリバンクが記録媒体への書き込み処理に入っていなければ、そのメモリバンクに追加記録し、書き込み処理に入っていれば他のメモリバンクに切り替えて記録動作を再開する。 - 特許庁

METHOD AND SYSTEM FOR PROVIDING INDEPENDENT BANK REFRESH FOR VOLATILE MEMORY例文帳に追加

揮発性メモリのために独立したバンクリフレッシュを提供する方法及びシステム - 特許庁

A memory allocating part 23 allocates a memory area in a first memory bank to the data determined to have to be refreshed and allocates a memory area in a second memory bank to data determined to have no need for refreshing.例文帳に追加

次に、メモリ割当部２３は、リフレッシュの必要があると判定されたデータに対しては第１のメモリバンク中のメモリ領域を割り当て、リフレッシュの必要がないと判定されたデータに対しては第２のメモリバンク中のメモリ領域を割り当てる。 - 特許庁

The storage area of the nonvolatile memory 2 is divided into first and second banks B1, B2, and a flag indicating the state of the bank B1 is written in the bank B2 while another flag indicating the state of the bank B2 is written in the bank B1.例文帳に追加

不揮発性メモリ２の記憶領域を第１および第２のバンクＢ１，Ｂ２に分け、各バンクＢ１の状態を表すフラグをバンクＢ２に、バンクＢ２の状態を表すフラグをバンクＢ１に書き込む。 - 特許庁

A block of memory is repeatedly erased in each memory bank up to the number of hidden spare blocks in another embodiment.例文帳に追加

別の実施例では、メモリのブロックが、隠された代替ブロックの数まで、各メモリバンク内で繰り返し消去される。 - 特許庁

The blocks of memory in the accessible region of each memory bank are erased or overwritten using the data pattern.例文帳に追加

各メモリバンクのアクセス可能な領域内のメモリのブロックは、このデータパターンを用いて消去又は上書きされる。 - 特許庁

The memory control part has bank caches CACHB0 to CACHB3 corresponding to the banks of the external memory, respectively.例文帳に追加

メモリ制御部は、外付けメモリのバンクに各々対応するバンクキャッシュＣＡＣＨＢ０〜ＣＡＣＨＢ３を有する。 - 特許庁

BANK CONTROL CIRCUIT AND CACHE MEMORY DEVICE AND METHOD FOR DESIGNING CACHE MEMORY DEVICE AND METHOD FOR DESIGNING MICROPROCESSOR例文帳に追加

バンク制御回路及びキャッシュメモリ装置、並びにキャッシュメモリ装置の設計方法及びマイクロプロセッサの設計方法 - 特許庁

If determined that the pixel is the access candidate or the number of stored pixels exceeded the maximum number of storage pixels, the data storage control unit 121 changes the memory bank of the storage target to a next memory bank, and stores data on the pixels in the changed next memory bank.例文帳に追加

アクセス候補であると判定された場合、または、最大格納画素数を超えたと判定された場合、データ格納制御部１２１は、格納対象のメモリバンクを、次のメモリバンクに変更し、変更した次のメモリバンクに、画素のデータを格納させる。 - 特許庁

Thus, bank precharging and bank activating processings are performed parallelly to the access of data and memory access is accelerated.例文帳に追加

これによって、バンクプリチャージ及びバンクアクティブの処理を、データのアクセスと並行して行い、メモリアクセスを高速化することができる - 特許庁

A memory 2 includes an SRAM 21 of a bank 0 and an SRAM 22 of a bank 1 in accordance with each of the data of the plurality of sections.例文帳に追加

メモリ２は、複数部分のデータのそれぞれに対応し、バンク０のＳＲＡＭ２１と、バンク１のＳＲＡＭ２２とを含む。 - 特許庁

To exhibit the maximum performance of hardware and to improve the productivity of software by automatically performing an operation for allocating data which are simultaneously referred to to different memory banks so that an operation in which data in the memory bank are referred to (hereinafter referred to a memory bank conflict) does not occur.例文帳に追加

従来、複数のデータを同時に参照する命令を使用する際、メモリバンクコンフリクトが起こらないように、ユーザが手動で、データをバンクに割り当てなければならず、非常に工数がかかる。 - 特許庁

A memory bank of small size is allocated to a master device requiring a small buffer and a memory bank of large size is allocated to a master device requiring a large buffer.例文帳に追加

小さなバッファを要求するマスタ装置には小さな大きさを有するメモリバンクが割り当てられ、大きなバッファを要求するマスタ装置には大きなメモリバンクが割り当てられる。 - 特許庁

To provide a semiconductor memory device of a multi-bank structure improving chip efficiency.例文帳に追加

チップ効率が向上するマルチバンク構造の半導体メモリ装置を提供すること。 - 特許庁

An address control circuit 33 couples the input bank selection address to the in-bank address and forms a memory-cell array address designating a certain position inside the memory-cell address 21.例文帳に追加

アドレス制御回路３３は入力されたバンク選択アドレスとバンク内アドレスとを結合して、メモリセルアレイ２１内の任意の位置を指定するメモリセルアレイアドレスを形成する。 - 特許庁

A buffer control part (30) performs output control of the buffer (20) such that the memory access parameter is outputted in order corresponding to each bank of the multi-bank memory from the buffer (20).例文帳に追加

バッファ制御部（３０）は、バッファ（２０）からマルチバンクメモリの各バンクに対応する順にメモリアクセスパラメータが出力されるようにバッファ（２０）の出力制御を行う。 - 特許庁

MOTION VECTOR DETECTION CIRCUIT, MEMORY BANK USED THEREFOR, AND PIXEL DATA READING METHOD例文帳に追加

動きベクトル検出回路、それに使用するメモリバンク、並びに画素データ読み出し方法 - 特許庁

A copy function part 2 stores the copy of data which are stored in the memory bank M1 and are just before the decoding, for example, a packet P1 successively in a memory bank M2 during the high-speed reproduction.例文帳に追加

コピー機能部２は、高速再生中、メモリバンクＭ１に記憶され前記デコード直前のデータ、例えばパケットＰ１のコピーを逐次、メモリバンクＭ２に記憶させる。 - 特許庁

In the requirement of the burst access from the DMA to the system memory 20, the memory controller 11 conducts the access to the bank 1 of the system memory 20 by the burst length 4, or an access to a bank 2 of the system memory 20 by a burst length 8.例文帳に追加

一方、ＤＭＡからシステムメモリ２０へのバーストアクセスの要求であれば、メモリ制御装置１１は、システムメモリ２０のバンク１に対してバースト長４でアクセスし、或いは、システムメモリ２０のバンク２に対してバースト長８でアクセスする。 - 特許庁

Every time when the read out destinations at the memory banks 202 of the 1st to (n-1)th of the data processing circuit 203 reach a specified bank address, the read out destination is switched to the initial position of the memory bank 202 by a bank switching means 204.例文帳に追加

データ処理回路２０３の第一から第(ｎ−１)のメモリバンク２０２での読出先が特定のバンクアドレスに到達するごとに、読出先をバンク切替手段２０４が次段のメモリバンク２０２の最初の位置に切り替える。 - 特許庁

Moreover, the access unit selects by which of the first bank configuration and the second bank configuration the memory unit functions in accordance with a communication method of a coded signal and accesses the memory unit in accordance with the selected bank configuration.例文帳に追加

また、アクセス部は、符号化信号の通信方式に応じて、メモリ部を第１のバンク構成又は第２のバンク構成のいずれかで機能させるかを選択し、選択したバンク構成に応じてメモリ部にアクセスする。 - 特許庁

In the synchronous type DRAM having the multi-bank constitution, an inter-bank data copy control circuit 20 specifying optional one among plural memory banks BK0-BK3 as a source bank based on a command specifying an inter-bank data copy mode, and controlling so as to write the data read out from the source bank in at least remaining one memory bank is provided.例文帳に追加

マルチバンク構成を有する同期型ＤＲＡＭにおいて、バンク間データコピーモードを指定するコマンドに基づいて、複数のメモリバンクＢＫ0 〜ＢＫ3 のうちの任意の１つをソースバンクとして指定し、ソースバンクから読み出したデータを残りの少なくとも１つのメモリバンクに書き込むように制御するバンク間データコピー制御回路２０を具備する。 - 特許庁

The main memory has four banks, and each bank is addressed by column, and row address.例文帳に追加

メインメモリは、４個のバンクを有し、各バンクがカラムおよびロウアドレスによってアドレッシングされる。 - 特許庁

To provide a multi-bank semiconductor memory device for minimizing the increase in a chip size.例文帳に追加

チップサイズの増加を最小化しうるマルチバンク半導体メモリ装置を提供すること。 - 特許庁

The memory cell array 21 of each bank 15a to 15d is provided with a storing part 21a.例文帳に追加

各バンク１５ａ〜１５ｄのメモリセルアレイ２１には、記憶部２１ａが設けられている。 - 特許庁

To design an interleaving machine, so that each sub decoder may always access a different memory bank.例文帳に追加

インターリーブ機を、各サブ復号機が常に異なるメモリバンクにアクセスするように設計する。 - 特許庁

The access to the game point bank can be performed when the capture degree is stored in the memory device of the game machine 1.例文帳に追加

ゲーム機１の記憶装置に記憶する際にゲームポイント銀行にアクセスできる。 - 特許庁

A bank decision part (10) stores an inputted memory access parameter in the corresponding block.例文帳に追加

バンク判定部（１０）は、入力されたメモリアクセスパラメータを対応するブロックに格納する。 - 特許庁

A memory bank 135 stores coefficients data and term selecting information concerning respective classes.例文帳に追加

メモリバンク１３５には、各クラスの係数種データ及び項選択情報が格納されている。 - 特許庁

Thereby, operation in which write-in is performed for the memory bank B changing a column address is not required.例文帳に追加

メモリバンクＢに対しカラムアドレスを変えて書き込みを行うという動作は不要となる。 - 特許庁

When a memory controller applies a refresh-instruction for refreshing an opened bank (10th stage), a semiconductor memory pre-charges the opened bank (15th stage), further the semiconductor memory refreshes the bank pre-charged in the (15th stage) (19th stage).例文帳に追加

メモリコントローラがオープンされたバンクをリフレッシュするためのリフレッシュ命令を印加すると（第１０段階）、半導体メモリ装置は、オープンされたバンクをプリチャージし（第１５段階）、さらに、半導体メモリ装置は、（第１５段階）でプリチャージされたバンクをリフレッシュする（第２９段階）。 - 特許庁

The video signals written in each picture memory are outputted by selecting an appropriate bank by an output bank switcher 110.例文帳に追加

各画像メモリに書き込まれた画像信号は、出力バンク切り替え器１１０により、適宜いずれかのバンクが選択されて出力される。 - 特許庁

The memory refreshes the currently addressed bank in response to a DARF command, and increments the bank address counter in a predetermined sequence.例文帳に追加

メモリは、ＤＡＲＦコマンドに応答して現在アドレスされているバンクをリフレッシュし、所定のシーケンスでバンクアドレスカウンターをインクリメントする。 - 特許庁

To provide a semiconductor memory integrated circuit in which change of non-independent bank constitution and independent bank constitution can be performed with simple design change.例文帳に追加

簡単な設計変更で非独立バンク構成と独立バンク構成の変更を可能とした半導体メモリ集積回路を提供する。 - 特許庁

To realize reduction of a memory cell area and improve a read-out operation margin in a cross point memory of multi-bank system using variable resistance elements for memory cells.例文帳に追加

メモリセルに可変抵抗素子を用いたマルチバンク方式のクロスポイントメモリにおいて、メモリセル面積の縮小化を実現し、読み出し動作マージンの向上を図る。 - 特許庁

The first physical access address addresses a first memory area of the first memory bank for the first partial burst access, and the second physical access address addresses a second memory area of the second memory bank for the second partial burst access.例文帳に追加

第１の物理アクセスアドレスは、第１の部分バーストアクセスのために第１のメモリバンクの第１のメモリ領域のアドレス指定を行い、第２の物理アクセスアドレスは第２の部分バーストアクセスのために第２のメモリバンクの第２のメモリ領域のアドレス指定を行う。 - 特許庁

When coming into a state where the screen has no variation, stored information of other memory banks 152 to 154 is copied to a memory bank 151, an internal setting of a GPU 14 are changed from interleaving to one memory bank 151, and the memory banks 152 to 154 are stopped from being supplied with electric power.例文帳に追加

画面が変化しない状態になると、メモリバンク１５１に他のメモリバンク１５２〜１５４の格納情報をコピーし、ＧＰＵ１４の内部設定をインターリーブから１つのメモリバンク１５１に変更し、メモリバンク１５２〜１５４の給電を止める。 - 特許庁

The memory device has a control circuit for preventing a memory read operation from being completed in a core bank or user-configured dual bank in which an ongoing memory modify (program or erase) operation is being performed.例文帳に追加

本メモリ装置は、進行中のメモリ修正（プログラム又は消去）動作が実施中であるコアバンク又はユーザが形態特定したデュアルバンクにおいてメモリ読取動作が完了されることを阻止する制御回路を有している。 - 特許庁

A memory control device mounts caches of the same number or integral multiple of a memory bank such as SDRAM, distributes an access of a master to the caches concurrently and simultaneously by a bus matrix, and schedules a cache access optimum for the memory bank to control the cache access.例文帳に追加

ＳＤＲＡＭなどメモリバンクと同数もしくは整数倍のキャッシュを搭載し、バスマトリクスによってマスターのアクセスを並列かつ同時にキャッシュに分配し、メモリバンクに最適なキャッシュアクセスをスケジューリングし制御する。 - 特許庁