「Memory Bank」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

To provide a semiconductor memory in which power consumption is reduced by decreasing the number of signal lines connected to a bank side and preventing needless operation of a pre-decoder.例文帳に追加

バンク側に行く信号ラインを減少させてプリデコーダの不要な動作を防ぎ、パワー消耗を減少させた半導体メモリ装置を提供する。 - 特許庁

A diagnosis control part 3, which receives a memory diagnosing instruction through a local bus 13, turns a full bank select signal 16 into low level and makes active all memories 4a-4d.例文帳に追加

ローカルバス１３経由でメモリ診断命令を受けた診断制御部３は、全バンクセレクト信号１６をロウレベルとしてメモリ４ａ〜４ｄを全てアクティブとする。 - 特許庁

This device is provided with memory cell arrays 34a, 34b, a bank selector 36, a cell selecting circuit 38a, a data multiplexer 40, and an input/output buffer 42.例文帳に追加

装置は、メモリセルアレイ３４ａおよび３４ｂとバンクセレクタ３６とセル選択回路３８ａとデータマルチプレクサ４０と入出力バッファ４２とを具える。 - 特許庁

Hereby, the arbitrator 21 can exclude a FIFO memory 51-56 corresponding to a bank 71-74 unable to perform data communication from determination of the order of priority.例文帳に追加

これにより、アービトレータ２１は、データ通信できないバンク７１〜７４と対応するＦＩＦＯメモリ５１〜５６を優先順位の決定から除外できる。 - 特許庁

To efficiently access a memory consisting of 2n (n is an integer being two or more) pieces of banks where continuous access to different row addresses of the same bank is prohibited.例文帳に追加

同一バンクの異なるローアドレスへの連続アクセスが禁止された２^ｎ（ｎは２以上の整数）個のバンクからなるメモリ１に効率的にアクセスする。 - 特許庁

To provide a refresh controller for flexible embedded DRAM which controls refresh operations of various refresh modes and eliminates or prevents conflict of a memory bank.例文帳に追加

様々なリフレッシュ・モードのリフレッシュ動作を制御し、メモリ・バンクの競合を解消又は回避する、柔軟な組み込みＤＲＡＭ用リフレッシュ・コントローラを提供する。 - 特許庁

A bank selector 1 selects any one of plural banks B1-B18 provided in a memory 2 and horizontally continuous pixel data are written.例文帳に追加

バンクセレクタ１では、メモリ２が有する複数のバンクＢ１乃至Ｂ１８のうちの１個が選択され、水平方向に連続する画素データが書き込まれる。 - 特許庁

To provide a semiconductor memory device which assures row- selecting operation with easier circuit configuration when a bank is formed in the matrix shape.例文帳に追加

バンクが行列状に配置されている場合に行選択動作を簡易な回路構成で行なうことが可能な半導体記憶装置を提供する。 - 特許庁

To provide a test apparatus testing appropriately a memory to be tested which performs simultaneously write-in and read-out of data for a plurality of blocks by multi-bank operation.例文帳に追加

マルチバンク動作により複数のブロックに対して同時にデータの書き込み又は読み出しを行う被試験メモリを適切に試験する試験装置を提供する。 - 特許庁

When it is set to 'off', the refresh suppression register 72 outputs an inputted refresh signal to the prescribed page of the memory bank.例文帳に追加

リフレッシュ抑止レジスタ７２がオフに設定されているとき、リフレッシュ抑止レジスタ７２は、入力されたリフレッシュ信号をメモリバンクの所定のページに出力する。 - 特許庁

Ground lines 2003B1 and 2003B2 are arranged to each bank as unconnected mutually in a memory array so that grounding voltage may be separately supplied to the banks.例文帳に追加

グランド線２００３Ｂ１，２００３Ｂ２は、バンクに個々に接地電圧を供給するようにメモリアレイ内において互いに非接続として各バンクに対して配置する。 - 特許庁

A scheduler (read control part) 1-3 successively reads them from the frame data stored in the memory bank allocated to the class of the high priority and transmits them.例文帳に追加

スケジューラ（リード制御部）１−３は、優先度の高いクラスに割り当てられたメモリバンクに格納されたフレームデータから順に読み出して送信する。 - 特許庁

To provide a semiconductor memory in which the degree of freedom of setting storage capacity is enhanced in a bank performing parallel processing of data and its control method.例文帳に追加

データの並列処理を行うバンクについて記憶容量の設定の自由度が高められた半導体記憶装置とその制御方法を提供する。 - 特許庁

The divided data transfer requests are assembled into data transfer requests where data transfer requests to each memory bank are combined one by one by a request assembly part 111b.例文帳に追加

分割されたデータ転送要求は、リクエスト組み立て部１１１ｂによって、各メモリバンクに対するデータ転送要求が１つずつ組み合わせられる。 - 特許庁

A memory access control section 20 avoids a bank access which is prohibited because of a bank constraint, extracts a write request or a read request corresponding to an accessible bank from the write requests or the read requests generated, and performs write/read access to the memories 3-1 to 3-n.例文帳に追加

メモリアクセス制御部２０は、生成された書き込みリクエストまたは読み出しリクエストの内、バンク制約が生じてアクセス禁止となったバンクを回避して、アクセス可能なバンクに対応する書き込みリクエストまたは読み出しリクエストを抽出して、メモリ３−１〜３−ｎに対して書き込み／読み出しアクセスを行う。 - 特許庁

To achieve a semiconductor memory device which can arbitrate the competition of various external access and internal simultaneous refresh without regarding to an internal refresh word line address by a system side, on which the semiconductor memory device using no memory bank constitution is mounted with a small footprint.例文帳に追加

メモリバンク構成を用いない半導体記憶装置が搭載されるシステム側が内部リフレッシュワード線アドレスを意識することなく、かつ、様々な外部アクセスと内部同時リフレッシュとの競合の調停が可能な半導体記憶装置を省面積で実現する。 - 特許庁

The memory includes a circuit 800 as the directed auto-refresh memory bank selecting part configured to simultaneously select a first of the at least two memory banks for read or write operation and a second of the at least two memory banks for directed auto-refresh.例文帳に追加

上記メモリは、上記少なくとも２つの各メモリバンクの内における、読み出し書き込み動作のための第１のメモリバンクと、上記少なくとも２つの各メモリバンクの内における、指定自動リフレッシュのための第２のメモリバンクとを同時に選択するように構成された、指定自動リフレッシュメモリバンク選択部としての回路８００を含んでいる。 - 特許庁

A semiconductor memory element performing dependent bank operation is provided with a plurality of banks 130<n> comprising memory cells, and a plurality of address latch circuits 170<n/2> which is shared by two banks being adjacent respectively out of a plurality of banks, receiving a global address signal, and latching a local address signal of a selected bank.例文帳に追加

従属バンク動作を行う半導体メモリ素子において、メモリセルでなる複数のバンク１３０＜ｎ＞と、前記複数のバンク中、それぞれの隣接した２個のバンクにより共有され、グローバルアドレス信号を受信して選択されたバンクのローカルアドレス信号をラッチする複数のアドレスラッチ回路１７０＜ｎ／２＞とを備える。 - 特許庁

If pixel data of a plurality of lines, which are read from a memory 3 (a reference image memory 30), are in the same bank, a conflict bank preceding reading controller 10 precedingly reads pixel data of the other lines, and a read data storage circuit 20 stores them until they are inputted into a PE array part 4.例文帳に追加

メモリ３（参照画像メモリ３０）から読み出す複数ラインの画素データが同一バンクにある場合に，競合バンク先行読み出し制御部１０によって，一方のラインの画素データを先行して読み出し，読み込みデータ保持回路２０によってＰＥアレイ部４への入力タイミングまで保持しておく。 - 特許庁

A controller part 101 divides bitmap data into odd line data and even line data, switches line data obtained by the division to the memory bank of a corresponding SDRAM 107 according to the odd/even of each line and collectively fetches the bitmap data of odd and even lines by one time DMA access while synchronizing with the memory bank switching.例文帳に追加

コントローラ部１０１は、ビットマップデータを奇数ラインデータおよび偶数ラインデータに分割し、分割により得られたラインデータを各ラインの奇数偶数に従って対応する、ＳＤＲＡＭ１０７のメモリバンクに切り換え、メモリバンク切り換えに同期させて１回のＤＭＡアクセスで奇数、偶数ラインのビットマップデータを一括して取り込む。 - 特許庁

In a second mode, the transfer logic 42 stores the data words from the register bank in the memory in response to the storage instruction for specifying the even- numbered pieces of the data words and stores the format data from the format register in the memory together with the even-numbered pieces of the data words from the register bank in response to the storage instruction for specifying the odd-numbered pieces of the data words.例文帳に追加

第二モードで転送論理４２は偶数個のデータワードを指定する記憶命令に応答してレジスタバンクからのデータワードをメモリに記憶させ、奇数個のデータワードを指定する記憶命令に応答してレジスタバンクからの偶数個のデータワードとともにフォーマットレジスタからのフォーマットデータを、メモリに記憶させる。 - 特許庁

To provide a memory control device which is improved in a processing speed by giving a temporal limitation to the switching operation of a bank in a buffer when writing the data given from a CPU in a memory.例文帳に追加

本発明は、ＣＰＵから与えられるデータをメモリへ書き込む際、バッファ内のバンクの切換動作に時間的な制限を与えることで、その処理速度を向上させたメモリ制御装置を提供することを目的とする。 - 特許庁

The functions that the memory has are, for example, a multi-bank access function, a switching function for a data array corresponding to endian, and whether a function that a memory to be controlled has is available is set in the setting register 543.例文帳に追加

メモリが有する機能とは，例えば，マルチバンクアクセス機能や，エンディアンに対応するデータ配列の切り替え機能などであり，コントロール対象のメモリが有する機能の有無がこの設定レジスタ５４３に設定される。 - 特許庁

The function of putting in and out digital cache or the condition for directly connecting to a bank and other portal sites or homepages are written in the magnetic memory card or memory chip of one card by a means readable by computer (this card is called all-net card).例文帳に追加

一枚のカードに、電子マネーを出し入れする機能や、銀行やその他のポータルサイトやホームページに直結するための条件をコンピューターが読み取り可能な手段で磁気やメモリーカードやメモリーチップに書き込む。 - 特許庁

A display output control section 103 controls a display output from an input / display output common use memory 102 to interrupt display timing and discriminates a read bank from the input / display output common use memory 102.例文帳に追加

表示出力制御部１０３は、入力・表示出力兼用メモリ１０２からの表示出力を制御し、表示タイミングの判断や入力・表示出力兼用メモリ１０２からの読み出しバンクの判断を行う。 - 特許庁

To surely prevent multiple selection of a write/erasure execution bank and a read execution bank in starting and finishing write/erasure operation, and in switching temporary interruption and recovery, in a flash memory in which the write/erasure operation and read operation can be simultaneously executed.例文帳に追加

書き込み／消去動作と読み出し動作を同時実行可能なフラッシュメモリで、書き込み／消去動作の開始時や終了時、一時中断や復帰時の切換時に、書き込み／消去実行バンクと読み出し実行バンクの多重選択を確実に防止する。 - 特許庁

Thus, bus throughput or data throughput of the external memory bus is enhanced since data once read from the external memory is utilized via the bank caches without invalidating it when continuous read with data size smaller than the data bus width of the external memory, etc. is performed.例文帳に追加

外付けメモリのデータバス幅より小さいデータサイズによる連続リードなどを行なう場合に、一旦外付けメモリから読み出したデータを無効にすることなくバンクキャッシュを介して利用するから外付けメモリバスのバススループット若しくはデータスループットを向上させることができる。 - 特許庁

To provide a semiconductor memory in which an adjacent banks sharing a sense amplifier are not activated simultaneously even when a bank to be activated is erroneously specified or a power source is applied.例文帳に追加

活性すべきバンクを誤指定した場合や電源投入時にも、センスアンプを共有している隣接バンクを同時に活性化させない半導体記憶装置を提供する。 - 特許庁

To provide a data recorder and a data reproducing device capable of reading and writing both C1 sequence and C2 sequence at a high speed even when using a memory of one bank.例文帳に追加

１バンクのメモリを使用した場合でも、Ｃ１系列、Ｃ２系列ともに、高速に読み出し、書き込みすることができるデータ記録装置およびデータ再生装置を提供する。 - 特許庁

To solve the problem that access performance may be degraded because a bank not actually accessed becomes busy for a fixed period in a system using a memory having a plurality of banks.例文帳に追加

複数バンクを持つメモリを使用するシステムにおいて、実際にはアクセスしないバンクまでも一定時間ビジー状態となることで、アクセス性能が低下してしまう。 - 特許庁

A work RAM 26 stores key bank data for defining waveform data to be selected from waveform data which are stored in a memory board MB according to an instruction for generating a musical sound signal.例文帳に追加

楽音信号発生の指示に応じてメモリボードＭＢに記憶された波形データから選択する波形データを規定するキーバンクデータをワークＲＡＭ２６に記憶する。 - 特許庁

To provide a semiconductor memory which can be easily adapted to change in bank structure and array structure, and can perform high-speed and stable operation with low current consumption.例文帳に追加

バンク構成およびアレイ構成の変更に容易に対応することができかつ低消費電流で安定に高速動作する半導体記憶装置を提供する。 - 特許庁

To provide a non-volatile semiconductor memory in which data can be read out from a different bank during write-in/erasion and the next command can be waited in a chip.例文帳に追加

書き込み／消去中に異なるバンクからデータ読み出し可能で、次のコマンドをチップ内に待機させることができる不揮発性半導体記憶装置を提供する。 - 特許庁

The digital money is stored from a bank to the memory 25 by the long distance communication I/F 2 and the digital money is paid to a shop terminal by the I/F 27 for the short distance communication device.例文帳に追加

遠距離通信Ｉ／Ｆ２により、銀行からデジタルマネーをメモリ２５に格納し、近距離通信デバイス用Ｉ／Ｆ２７により、店舗端末に、デジタルマネーを支払う。 - 特許庁

Just after a power source is turned on, just after reset or at the time of first calling, initial setting required for memory bank switching and initialization required for running a program are executed.例文帳に追加

電源投入直後、リセット直後又は最初の呼び出し時に、メモリバンク切替えに必要な初期設定とプログラムの実行に必要な初期化とが実行される。 - 特許庁

To provide a memory refreshing method capable of improving reading or writing throughput by controlling the refreshing operation start time of each divided bank group.例文帳に追加

分割したバンクグループ毎のリフレッシュ動作開始時期を制御することにより、読出し又は書込みのスループットを向上することができるメモリリフレッシュ方法を提供する。 - 特許庁

To provide a DRAM(dynamic random-access memory) of a non- independence bank system in which occurrence probability of operation restriction is reduced, high speed operation can be performed, and system performance is improved.例文帳に追加

動作制約の発生確率を低減して、高速動作を可能にすると共に、システムパフォマンス向上を図った非独立バンク方式のＤＲＡＭを提供する。 - 特許庁

To provide a semiconductor memory in which an effective transfer rate is not reduced even when continuous access is performed, alternately making two different row address in the same bank a start point.例文帳に追加

同一バンク内の異なる２つのロウアドレスを起点とする連続アクセスを交互に行なう場合でも、実効転送レートが低下しない半導体記憶装置を提供する。 - 特許庁

A test mode control circuit 32 switches signal lines L0, L1 based on the discrimination signal SGX, and inputs memory address signals A0, A1 to an address buffer/register and a bank selecting circuit 12.例文帳に追加

テストモード制御回路３２は、判定信号SGXに基づいて信号線L0、L1を切り替えてメモリアドレス信号A0、A1をアドレスバッファ／レジスタ＆バンクセレクト回路１２に入力させる。 - 特許庁

To ensure efficient memory access by reducing clock cycles necessary for access to an SDRAM when continuous access occurs to the same row of the same bank.例文帳に追加

同じバンクの同じ行に対する連続アクセスが発生した場合の、ＳＤＲＡＭに対するアクセスに要するクロックサイクルを削減して、効率の良いメモリアクセスをなし得ること。 - 特許庁

A controller 101 obtains image quality information from user identification data UID from an image recognizing device 114 and loads the coefficient data of each class corresponding to the image quality information from an information memory bank 135 to a coefficient memory 134.例文帳に追加

コントローラ１０１は、画像認識器１１４からのユーザ識別情報ＵＩＤより画質情報を得、この画質情報に対応した各クラス毎の係数データを、情報メモリバンク１３５より係数メモリ１３４にロードする。 - 特許庁

To provide an associative memory in which an yield in which products are manufactured including banks being unrelievable can be further improved and apparent memory capacity can be reduced with a bank unit.例文帳に追加

複数のバンクを含む連想メモリにおいて、救済不能なバンクを含んで製造された場合の歩留まりをさらに高めることができるとともに、見かけ上のメモリ容量をバンク単位で削減することができる連想メモリを提供する。 - 特許庁

The semiconductor memory device is provided with the memory array 10 divided into a plurality of independently controllable banks and its peripheral circuit, wherein each bank is provided with a refresh counter 24 for generating a row address to be refreshed.例文帳に追加

本発明の半導体メモリ装置は、独立に制御可能な複数のバンクに分割されたメモリアレイ１０とその周辺回路を備え、各バンクにはリフレッシュ対象の行アドレスを発生するリフレッシュカウンタ２４が設けられている。 - 特許庁

The bank control circuit 7 selects at least one cache memory 6 from the plurality of cache memories 6 based on a signal CSIZE showing a cache capacity, and permits access from a bus control circuit 3 to the selected cache memory 6.例文帳に追加

バンク制御回路７は、キャッシュ容量を示す信号ＣＳＩＺＥに基づいて、複数のキャッシュメモリ６から少なくとも一つのキャッシュメモリ６を選択し、選択したキャッシュメモリ６へのバス制御回路３からのアクセスを許可する。 - 特許庁

A parallel arithmetic module includes a plurality of PEs (Processor Elements) 13; an A bank 14 and a B bank 15 provided in conformation to the plurality of PEs 13 to store data to be used when the plurality of PEs 13 perform operations; and an I/O bank 16 which is provided in conformation to the plurality of PEs 13 and performs data transfer with an external memory.例文帳に追加

並列演算モジュールは、複数のＰＥ１３と、複数のＰＥ１３に対応して設けられ、複数のＰＥ１３が演算を行なう際に用いられるデータを記憶するＡバンク１４およびＢバンク１５と、複数のＰＥ１３に対応して設けられ、外部メモリとの間でデータ転送が行なわれるＩＯバンク１６とを含む。 - 特許庁