「Memory Bank」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

A quantizing section 17 reads the data of the filter bank memory 19 through the filter bank process, conducts a quantizing process and writes the encoded bit stream type data into an output data memory 20.例文帳に追加

量子化部１７はフィルタバンク処理により、フィルタバンクデータメモリ１９のデータを読み出して量子化処理を行い、符号化ビットストリーム形式のデータを出力データメモリ２０に書き込む。 - 特許庁

The data processing circuit 203 makes the read out destination restore to the main memory 201 according to the main restoring order of the nth memory bank 202.例文帳に追加

データ処理回路２０３は第ｎのメモリバンク２０２のメイン復帰命令に対応して読出先をメインメモリ２０１に復帰させる。 - 特許庁

To improve stability of circuit operation by limiting quantity of current consumed at once in a memory bank of a semiconductor memory device.例文帳に追加

半導体記憶装置のメモリバンクで一度に消費される電流量を制限して回路動作の安定性を向上する。 - 特許庁

A bank state information generation unit 310 generates bank state information showing a bank address and a low address of a busy bank in a memory system 500 based on an access request output from a selection part 390.例文帳に追加

バンク状態情報生成部３１０は、選択部３９０から出力されたアクセス要求に基づいて、メモリシステム５００においてビジー状態にあるバンクのバンクアドレスおよびロウアドレスを示すバンク状態情報を生成する。 - 特許庁

To provide a multi-bank access controller to realize efficient multi- bank access and to enable detection of termination of memory access if necessary.例文帳に追加

効率良いマルチバンクアクセスを実現し且つ必要に応じてメモリアクセスの終了を検知可能にするマルチバンクアクセス制御装置を提供すること。 - 特許庁

A sense amplifier band 118 is extended in a vertical direction, along a boundary of each memory cell bank 110.例文帳に追加

感知アンプ・バンド１１８は、各メモリ・セル・バンク１１０の境界にそって、縦方向に延びる。 - 特許庁

A bank address counter internal to the memory is initialized to a first predetermined value upon entering DARF mode.例文帳に追加

ＤＡＲＦモードに入ると、メモリ内部のバンクアドレスカウンターは第１の所定値にイニシャライズされる。 - 特許庁

To solve the problem that an efficient dealing method for eliminating the necessity to attach a memory bank is required.例文帳に追加

メモリバンクを付属する必要を無くす為の効率的な対応方法が必要とされている。 - 特許庁

When a mode switching signal 101 instructs a normal mode, a bank busy controlling part 3 prohibits the start of new access processing to an optional memory bank 5-n (0≤n≤3) among a plurality of memory banks 5-0 to 5-3 between the time when access processing to the memory bank 5-n is started and the time when a predetermined bank busy time passes.例文帳に追加

バンクビジー制御部３は、モード切り替え信号１０１によって通常モードが指示されている場合は、複数のメモリバンク５−０〜５−３の内の任意のメモリバンク５−ｎ（０≦ｎ≦３）に対するアクセス処理が開始されてから予め決められているバンクビジー時間が経過するまでの間、メモリバンク５−ｎに対する新たなアクセス処理の開始を禁止する。 - 特許庁

The memory controller 13 of the memory system 10 notifies an arbiter 17 on the bus of bank information which includes page open information of each bank in a memory 11, and information of the banks, rows, and reading/writing, or the like, which are the requested information within a request queue 15.例文帳に追加

メモリシステム１０は、メモリコントローラ１３がメモリ１１の各バンクのページオープン情報を含むバンク情報、リクエストキュー１５内のリクエスト情報であるバンク、ロウ、リードライト等の情報をバス上のアービタ１７に通知する。 - 特許庁

To provide a memory system having a series data interface for receiving data from at least one memory bank as a series bit stream and supplying data to at least one memory bank as the series bit stream, and a series data path core.例文帳に追加

直列ビットストリームとして少なくとも1つのメモリバンクからデータを受け取り、直列ビットストリームとして少なくとも1つのメモリバンクにデータを供給するための直列データインターフェースおよび直列データ経路コアを有するメモリシステム。 - 特許庁

To improve the accessing efficiency in switching a bank by moving the access to another bank in a clock cycle where the data is not exchanged in a bank, in a memory control device and a memory control method for controlling SDRAM composed of plural banks.例文帳に追加

複数のバンクからなるＳＤＲＡＭを制御するメモリ制御装置及び方法において、そのバンクでデータのやり取りがなされていないクロックサイクルに別のバンクにアクセスを移し、バンクを切り換えたときのアクセス効率を上げることができるようにする。 - 特許庁

To provide a computer device capable of always holding a present program after the download on condition that a bank of downloaded memory is different from a bank of a bank address of the present memory and appropriately handling abnormality of a downloaded program and a download method of the program.例文帳に追加

ダウンロードするメモリのバンクと現用のメモリのバンクアドレスを異なるバンクとして、常にダウンロード後も現用のプログラムを保持しておき、ダウンロードしたプログラムの異常に的確に対処できるコンピュータ装置とプログラムのダウンロード方法を提供する。 - 特許庁

To provide a memory initialization external circuit capable of drastically reducing the time necessary to the initialization of a memory device having plural memory bank parts.例文帳に追加

複数のメモリバンク部を有するメモリ装置の初期化に要する時間を大幅に短縮することのできるメモリ初期化外部回路を提供することを目的とする。 - 特許庁

The cell selecting circuit selects the prescribed memory cell out of memory cell arrays selected by the bank selecting signal, and performs read-operation and write-operation for this memory cell.例文帳に追加

セル選択回路は、バンクセレクト信号により選択されたメモリセルアレイの中の所定のメモリセルを選択して、このメモリセルに対するリード動作およびライト動作を行う。 - 特許庁

A block of memory is repeatedly overwritten using a data pattern in each memory bank up to the number of hidden spare blocks in one embodiment.例文帳に追加

一つの実施例では、メモリのブロックが、隠された代替ブロックの数まで、各メモリバンク内のデータパターンを用いて繰り返し上書きされる。 - 特許庁

To provide an apparatus and driving method for use with multi-bank Synchronous Dynamic Random Access Memory (SDRAM) circuits, modules, and memory systems.例文帳に追加

マルチバンク同期式ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）回路、モジュール及びメモリシステムとともに使用される装置及び駆動方法を提供する。 - 特許庁

To efficiently allocate an optimum memory interleaving system to a bank bit in a computer system supporting a plurality of memory interleaving systems.例文帳に追加

複数メモリ・インターリービング方式をサポートするコンピュータ・システムにおいてバンク・ビットに最適メモリ・インターリービング方式を効率的に割り当てる。 - 特許庁

A counter constituting a read-out bank flag 4 and a write-in bank flag 5 is made a ring counter and this ring counter is constituted so that only 1 bit is made '1' out of plural bits constituting a memory bank.例文帳に追加

読み出しバンクフラグ４と書き込みバンクフラグ５とを構成するカウンタをリングカウンタとし、このリングカウンタをメモリバンクを構成する複数ビットのうち、１ビットのみを“１”とするように構成する。 - 特許庁

In the semiconductor memory, write operation is performed as a bank A in the first block, read operation is performed as a bank B in the second to the fourth blocks.例文帳に追加

半導体記憶装置は、第１ブロックがバンクＡとして書込み動作が行われ、第２〜４ブロックがバンクＢとして読出し動作が行われる。 - 特許庁

When the user presses "reflect setting," the setting for the additional bank(s) is made and the additional bank(s) set is/are stored in a memory M of a bar code reader 2.例文帳に追加

ユーザが「設定を反映」を押し下げると追加のバンクの設定が行われ、この設定された追加のバンクがバーコードリーダ2のメモリMに記憶される。 - 特許庁

To provide a semiconductor memory device in which bank constitution of simultaneous execution operation of data rewriting and data read-out can be switched in a bank address decoding circuit.例文帳に追加

バンクアドレスデコード回路内でデータ書き換えとデータ読み出しの同時実行動作のバンク構成を切り換え可能とした半導体記憶装置を提供する。 - 特許庁

In the semiconductor memory device having a bank provided with the prescribed storage capacity, a sub-amplifier region is arranged at a center position at which the bank is divided into two.例文帳に追加

所定の記憶容量を備えたバンクを有する半導体メモリ装置において、バンクを２分割した中央位置に、サブアンプ領域を配置する。 - 特許庁

The bank address outputted from the address generation sections 12_O-12_N-1 are inputted to a select signal generation circuit 13 and the contention of a memory request is arbitrated and a select signal of one memory bank is outputted.例文帳に追加

セレクト信号生成回路１３は、各アドレス生成部１２_０，…，１２_Ｎ−１から出力されるバンクアドレスを入力し、メモリリクエストの競合を調停して１個のメモリバンクのセレクト信号を出力する。 - 特許庁

A command generating section 350 generates a plurality of commands indicating an operation related to the SDRAM 120, based on the row selection information, column selection information and memory bank information representing the state of a memory bank.例文帳に追加

コマンド生成部３５０は、行選択情報と、列選択情報と、メモリバンクの状態を示すメモリバンク情報とに基づいてＳＤＲＡＭ１２０に関する動作を指示する複数のコマンドを生成する。 - 特許庁

These memory blocks are divided into banks (BNKA, BNKB), the data write/read for each of the memory blocks is executed on the bank by bank basis, and parallel executions for the write/read and internal transfer for the write/read are performed.例文帳に追加

これらのメモリブロックをバンク（ＢＮＫＡ，ＢＮＫＢ）に分割し、メモリブロック個々にデータの書込／読出をバンク単位で行ない、書込／読出の並行実行および書込／読出と内部転送を行なう。 - 特許庁

The bank use state information S03 concerned with the memory bank whose access is permitted is updated according to access information S06 such as transfer direction information, access unit information, and memory initialization information.例文帳に追加

アクセス許可されたメモリバンクに係るバンク使用状態情報Ｓ０３は、転送方向情報、アクセス単位情報、メモリ初期化情報等であるアクセス情報Ｓ０６に従って更新される。 - 特許庁

A write operation from a data register into a memory cell can be performed independently for each bank, and transfer of write data from the outside to a data register of each bank can be performed even when a write operation from a data register to a memory cell is being performed in the other bank.例文帳に追加

データレジスタからメモリセルへの書込み動作が各バンク毎に独立に動作可能であり、かつ、外部から、各バンクのデータレジスタへの書込みデータの転送が、他のバンクにおいてデータレジスタからメモリセルへの書込み動作を実行中であっても可能とする。 - 特許庁

Consequently, when a first memory bank starts execution of write-in or read-out operation, the second memory bank can start execution of data operation of the other mode after elapse of the prescribed time during the first memory band performs self-data operation continuously.例文帳に追加

その結果、第１メモリバンクが書込みまたは読出し動作の実行を開始すると、第１メモリバンクが続けて自身のデータ動作を実行する間、所定時間経過後に第２メモリバンクは他の形態のデータ動作の実行を始めることができる。 - 特許庁

To provide a method of releasing the allocation of plural processor cores sharing a failed memory bank.例文帳に追加

障害を起こしたメモリ・バンクを共用する複数のプロセッサ・コアを割振り解除する方法を開示する。 - 特許庁

To provide a semiconductor storage device having a configuration of two-port and multi-bank which is testable by a general memory tester.例文帳に追加

一般的なメモリテスタで試験可能な２ポート多バンク構成の半導体記憶装置を提供する。 - 特許庁

Lower N bits of the tag bits are used to assign a bank address having N bits of a memory module.例文帳に追加

前記タグビットの下位Ｎビットは、メモリモジュールのＮビットを有するバンクアドレスを割り当てるために用いられる。 - 特許庁

An address A1 from the multiplexer 13 is impressed to a present address latch 19 for a flash memory bank 21.例文帳に追加

マルチプレクサ１３からのアドレスＡ１は、フラッシュメモリ・バンク２１用の現在アドレスラッチ１９に印加される。 - 特許庁

The memory 12 is divided virtually into banks and a bank register 13 stores data for specifying a bank of the memory 12, and the address counter 11 generates an address in the bank and the address of the memory 12 is controlled with the data stored in the register 13 and the address generated by the address counter 11.例文帳に追加

メモリ１２を仮想的に複数のバンクに分割し、バンクレジスタ１３によりメモリ１２のバンクを特定するためのデータが記憶され、アドレスカウンタ１１によりバンク内のアドレスを発生させ、メモリ１２のアドレスをレジスタ１３に記憶されているデータとアドレスカウンタ１１により発生されるアドレスとにより制御する。 - 特許庁

To provide a semiconductor memory of RWW specification which efficiently relieves columns in each bank.例文帳に追加

各バンクでの効率的なカラム救済を可能としたＲＷＷ仕様の半導体メモリを提供する。 - 特許庁

To provide a semiconductor memory having multi-bank constitution in which high integration and stable operation can be realized.例文帳に追加

高集積化と動作の安定化を実現したマルチバンク構成の半導体記憶装置を提供する。 - 特許庁

The memory controller decides a page hit/a page mistake of the bank corresponding to each of the held access addresses.例文帳に追加

メモリコントローラは、保持しているアクセスアドレスの各々に対応するバンクのページヒット／ページミスを判定する。 - 特許庁

MULTI-BANK SCHEDULING TO IMPROVE PERFORMANCE ON TREE ACCESS IN DRAM BASED RANDOM ACCESS MEMORY SUBSYSTEM例文帳に追加

ＤＲＡＭベースのランダム・アクセス・メモリ・サブシステムでツリー・アクセスに関する性能を改善するためのマルチ・バンク・スケジューリング - 特許庁

To provide a semiconductor memory device having multi-bank constitution in which high integration and stability of operation are achieved.例文帳に追加

高集積化と動作の安定化を実現したマルチバンク構成の半導体記憶装置を提供する。 - 特許庁

To obtain a bank variable memory capable of collectively storing the same data in a desired area of a memory address space.例文帳に追加

メモリアドレス空間の所望の領域内に一括に同一のデータを記憶することが可能なバンク可変メモリを提供することを目的とする。 - 特許庁

When the CPU 6 issues a read or write request to a memory bank A 12, the arbitration circuit 9 sends the read or write access from the CPU 6 to a bank A access circuit 10 when a host data transfer circuit 8 does not perform access to the memory bank A 12 and controls in such a manner that the CPU 6 can read or write data from/in the memory bank A 12.例文帳に追加

ＣＰＵ６から、メモリバンクＡ１２に対するリード或いはライト要求が発生すると、調停回路９は、ホストデータ転送回路８がメモリバンクＡ１２に対するアクセスを行っていないとき、ＣＰＵ６からのリード或いはライト要求をバンクＡアクセス回路１０に送り、ＣＰＵ６がメモリバンクＡ１２に対してデータのリード或いはライトを行うことができるように制御する。 - 特許庁

To provide a bank control circuit if a RAM bus DRAM in which circuit area can be reduced by sharing one bank per two bank in a control circuit controlling respective memory bank and an address latch circuit.例文帳に追加

それぞれのメモリバンクを制御する制御回路とアドレスラッチ回路を２個のバンク当り１個ずつ共有するようにすることにより、回路の面積を減少することができるラムバスＤＲＡＭのバンク制御回路及びこれを利用した半導体メモリ素子を提供する。 - 特許庁

Therefore, even if the same number of bank switching orders as that of the memory banks 202 are not set to the main memory 201, the read out destination of the data processing circuit 203 can be moved in order from the main memory 201 to a plurality of memory banks 202.例文帳に追加

従って、メモリバンク２０２の個数だけバンク切替命令をメインメモリ２０１に設定せずとも、データ処理回路２０３の読出先をメインメモリ２０１から複数のメモリバンク２０２に順次移行させることができる。 - 特許庁

To provide an address control device in which a memory design time of a semiconductor memory element of a range of 2M-64M utilizing a memory compiler can be shortened and a bank address signal is utilized.例文帳に追加

メモリコンパイラを利用した２Ｍ〜６４Ｍという範囲の半導体メモリ素子のメモリデザイン時間を短縮することができる、バンクアドレス信号を利用するアドレス制御装置を提供すること。 - 特許庁

A read-out memory bank is specified by a read-out control circuit 114 which determines whether to increment a memory bank to be written-in next or not based on the input and output vertical synchronizing signals.例文帳に追加

読み出しメモリバンクは、読み出し制御回路１１４により、入力垂直同期信号と出力垂直同期信号から次に書き込むべきメモリバンクをインクリメントするかしかないかを決定することにより指定される。 - 特許庁