「N layer」に関連した英語例文の一覧と使い方(24ページ目) - Weblio英語例文検索

The electrode relay part 18 electrically connect the n-type contact layer 12 and the electrode interconnection part 17 at the sites where the n-type contact layer 12 is formed.例文帳に追加

電極中継部１８は、ｎ型コンタクト層１２の形成部位でｎ型コンタクト層１２と電極配線部１７とを電気的に接続している。 - 特許庁

A standard cell CL is provided in an n-type well 2n, and has a p^+-type diffusion layer 3p and an n^+-type diffusion layer 4n covered with a metal silicide film.例文帳に追加

スタンダードセルＣＬは、ｎ型ウエル２ｎに設けられ、金属シリサイド膜で覆われたｐ^＋型拡散層３ｐおよびｎ^＋型拡散層４ｎを有している。 - 特許庁

At first, a buffer layer 12 of GaN and an n-type contact layer 13 of n-type GaN are grown on a sapphire substrate 11 of (0001) face.例文帳に追加

まず、（０００１）面のサファイアからなる基板１１の上に、ＧａＮからなるバッファ層１２とｎ型ＧａＮよりなるｎ型コンタクト層１３とを成長させる。 - 特許庁

An ion implantation mask for forming (N-type source layer 11)/(N-type drain layer 12) is also used for forming a thin oxide film 5.例文帳に追加

Ｎ−型ソース層１１／Ｎ−型ドレイン層１２を形成するためのイオン注入用マスクと、薄い酸化膜５を形成するためのマスクとを同一マスクとした。 - 特許庁

Further, an i/n interface layer with a wider band gap than the (i) layer is inserted between the (n) and (i) layers, thus further improving the conversion efficiency.例文帳に追加

更に、ｎ層とｉ層との間にｉ層よりもバンドギャップの広いｉ／ｎ界面層を挿入することにより、一層の変換効率の向上が実現される。 - 特許庁

An i-type amorphous silicon layer 34, an n-type amorphous silicon layer 35 and an n-side electrode 36 are buried in the groove 42 one by one, and a photosensitive element array is formed.例文帳に追加

この溝４２に、ｉ型アモルファスシリコン層３４、ｎ型アモルファスシリコン層３５及びｎ側電極３６を順次埋め込んで、受光素子アレイを形成する。 - 特許庁

A bump electrode 61 electrically connected to the n^++ layer 11 via the n^++ diffusion layer 3 is formed on the front surface of the wafer, and then dicing is carried out.例文帳に追加

そして、ｎ^＋＋拡散領域３を介して、ｎ^＋＋層１１に電気的に接続するバンプ電極６１をウェハ表面上に形成し、ダイシングをおこなう。 - 特許庁

This can reduce a stress at an interface between the n-type SiC drift layer 23 and the n-type SiC buffer layer 22, so that a forward voltage can be reduced.例文帳に追加

これにより、ｎ型ＳｉＣドリフト層２３とｎ型ＳｉＣバッファ層２２との界面の応力を低減でき、順方向電圧を低減できる。 - 特許庁

Upon manufacturing a bipolar transistor, a SOI substrate 1 is prepared which comprises a base wafer 2, a SiO_2 film 3, an n^+-type layer 4, and an n-type layer 5.例文帳に追加

バイポーラトランジスタを製造する際、ベースウェハ２と、ＳｉＯ_２膜３と、Ｎ＋型層４と、Ｎ型層５とにより構成されたＳＯＩ基板１を用意する。 - 特許庁

When a composition of the AlGaN layer 3 is represented as Al_x1Ga_1-x1 N and a composition of the AlGaN layer 4 is represented as Al_x2Ga_1-x2 N, a relational expression 0≤x1<x2≤1 is satisfied.例文帳に追加

ＡｌＧａＮ層３の組成をＡｌ_x1Ｇａ_1-x1Ｎ、ＡｌＧａＮ層４の組成をＡｌ_x2Ｇａ_1-x2Ｎと表すと、「０≦ｘ１＜ｘ２≦１」の関係が成り立つ。 - 特許庁

At the same time, an annular mask insulating film 18 is formed on the N+ diffusion layer 4b, and a silicide film 6b is formed on the surface of the N+ diffusion layer 4b except for a region covered by the mask insulating film 18.例文帳に追加

Ｎ^+拡散層４ｂの表面には、マスク絶縁膜１８に覆われた領域を除いてシリサイド膜６ｂが形成されている。 - 特許庁

This semiconductor device 10 comprises an n-type diffusion layer 17 between an insulating layer 15 formed on the surface of a trench 19 and an n-type semiconductor region 11.例文帳に追加

半導体素子１０は、トレンチ１９の表面に形成された絶縁層１５とＮ型半導体領域１１との間にＮ型拡散層１７を備える。 - 特許庁

p-type and n-type ohmic electrodes provided in a p-type BP series semiconductor layer and an n-type group III nitride semiconductor layer, respectively, are made of identical material.例文帳に追加

ｐ形ＢＰ系半導体層及びｎ形III族窒化物半導体層に設けるｐ形及びｎ形オーミック電極を同一の材料から構成する。 - 特許庁

When the thicknesses of both scintillator crystal layers (m) and (n) are compared with each other, the first scintillator crystal layer (m) is thinner than the second scintillator crystal layer (n).例文帳に追加

そして、両シンチレータ結晶層ｍ，ｎの層厚さを比較すれば、第１シンチレータ結晶層ｍの方が、第２シンチレータ結晶層ｎよりも薄くなっている。 - 特許庁

A source electrode 11 is connected to the surface of the n-type GaN layer 4, and a drain electrode 6 is formed on the surface of the n-type GaN layer 2.例文帳に追加

ｎ型ＧａＮ層４の表面にはソース電極１１が接続されており、ｎ型ＧａＮ層２の表面にはドレイン電極６が形成されている。 - 特許庁

The semiconductor light-emitting element 10 has a p-type semiconductor layer 2 and an n-type semiconductor layer 4 formed on an n-type GaAs substrate 1.例文帳に追加

本発明の半導体発光素子１０は、例えばｎ型ＧａＡｓ基板１上に設けられたｐ型半導体層２とｎ型半導体層４とを備える。 - 特許庁

Meanwhile, when the decided data identifier is not a specific data identifier, the protocol is processed for the layer N in a protocol processing step 103, and then the processing of the layer N is finished.例文帳に追加

一方、判定したデータ識別子が特定のデータ識別子ではなかった場合には、レイヤ（Ｎ）プロトコル処理ステップ103を行い、レイヤ（Ｎ）処理を終了する。 - 特許庁

AN n+ diffusion layer 16 is formed on the second element region 15, and the n+ diffusion layer 16 and a substrate 11 constitute a pn junction diode.例文帳に追加

第２の素子領域１５上には、ｎ＋拡散層１６が形成されており、ｎ＋拡散層１６と基板１１とは、ｐｎ接合ダイオードを構成する。 - 特許庁

A p^+ impurity area 4 is formed in the n^- semiconductor layer 3 from the surface of the n^- semiconductor layer 3 to the interface of the p^- semiconductor substrate 1.例文帳に追加

ｐ^+不純物領域４はｎ^-半導体層３の表面からｐ^-半導体基板１との界面にかけてｎ^-半導体層３内部に形成されている。 - 特許庁

An n^--type SiC epitaxial layer 4 is formed on an n^+-type SiC substrate 2, and a field insulating film 5 is formed on the SiC epitaxial layer 4.例文帳に追加

ｎ^＋型のＳｉＣ基板２上に、ｎ^−型のＳｉＣエピタキシャル層４を形成し、ＳｉＣエピタキシャル層４上に、フィールド絶縁膜５を形成する。 - 特許庁

A drain electrode film 109 forming ohmic contact with the n^+ bulk layer 101 is formed on the main surface 101b of the n^+ bulk layer 101.例文帳に追加

Ｎ^＋バルク層１０１の主面１０１ｂ上には、Ｎ^＋バルク層１０１とオーミック接触を形成するドレイン電極膜１０９が形成されている。 - 特許庁

The method further comprises the steps of laminating an N-type semiconductor substrate in which a second N-type semiconductor layer 7 and an insulation layer 8 are formed, to the P-type substrate 1.例文帳に追加

次に、第２Ｎ型半導体層７と絶縁層８とを形成したＮ型半導体基板をＰ型半導体基板１と貼り合わせる。 - 特許庁

A Schottky barrier diode 1 is provided with an n-type substrate 3 and an n^+ epitaxial layer 5; an anode electrode 9 formed on the upper surface 5a of the n^+ epitaxial layer 5; a cathode electrode 7 formed on the lower surface 3b of the n-type substrate 3; and a p-type impurity region 13 formed in the n^+ epitaxial layer 5.例文帳に追加

ショットキーバリアダイオード１は、ｎ型基板３およびｎ^+エピタキシャル層５と、ｎ^+エピタキシャル層５の上面５ａに形成されたアノード電極９と、ｎ型基板３の下面３ｂに形成されたカソード電極７と、ｎ^+エピタキシャル層５中に形成されたｐ型不純物領域１３とを備えている。 - 特許庁

The semiconductor device comprises a first collector layer formed of n-type GaAs, a second collector layer on the first collector layer formed of n-type InGaP doped to the concentration of 10^18cm^-3 or more, a base layer on the second collector layer formed of p-type GaAs, and an emitter layer on the base layer formed of n-type InGaP.例文帳に追加

ｎ型ＧａＡｓからなる第１のコレクタ層と、第１のコレクタ層上に形成され、１０^１８ｃｍ^—３以上の濃度にドーピングされたｎ型ＩｎＧａＰからなる第２のコレクタ層と、第２のコレクタ層上に形成されたｐ型ＧａＡｓからなるベース層と、ベース層上に形成されたｎ型ＩｎＧａＰからなるエミッタ層とを有する。 - 特許庁

The semiconductor optical element comprises an n-type buffer layer 102, an undoped InAlAs carrier travel layer 103, an n-type InAlAs field relaxation layer 104, an undoped InAlAs multiplication layer 105, a p-type InAlAs field relaxation layer 106, a p-type concentration gradient InGaAs absorption layer 107, and a p-type InP cap layer 108 formed on an n-type InP substrate 101.例文帳に追加

ｎ型ＩｎＰ基板１０１上に、ｎ型バッファ層１０２、アンドープＩｎＡｌＡｓキャリア走行層１０３、ｎ型ＩｎＡｌＡｓ電界緩和層１０４、アンドープＩｎＡｌＡｓ増倍層１０５、ｐ型ＩｎＡｌＡｓ電界緩和層１０６、ｐ型濃度勾配ＩｎＧａＡｓ吸収層１０７、ｐ型ＩｎＰキャップ層１０８で構成されている。 - 特許庁

A first buffer layer 12, a second buffer layer 14, an SLS layer 16, an MQW light emitting layer 18, an SLS layer 20, an electrode forming layer 22, a p-type electrode 24, and an n-type electrode 26 are formed on a substrate 10.例文帳に追加

基板１０上に第１バッファ層１２、第２バッファ層１４、ＳＬＳ層１６、ＭＱＷ発光層１８、ＳＬＳ層２０、電極形成層２２、ｐ電極２４、ｎ電極２６を形成する。 - 特許庁

When compared with a prior art n-type electrode of a laminated structure of the Ti layer, the Al layer, the Mo layer and the Au layer; the insertion of the Pt layer enables suppression of delamination of the Au layer.例文帳に追加

従来ｎ型電極としてよく用いられているＴｉ層、Ａｌ層、Ｍｏ層、Ａｕ層の積層構造に比べ、Ｐｔ層を挿入したことにより、Ａｕ層の剥がれが抑えられる。 - 特許庁

Subsequently, a buffer layer 11 composed of AlN is formed on the sapphire substrate 10, and then a buried layer 12, an n-type layer 13, a light-emitting layer 14, and a p-type layer 15 are sequentially stacked on the buffer layer 11.例文帳に追加

次に、サファイア基板１０上に、ＡｌＮからなるバッファ層１１を形成し、バッファ層１１上に、埋め込み層１２、ｎ型層１３、発光層１４、ｐ型層１５を順に積層する。 - 特許庁

Each layer of a group-III nitride semiconductor light-emitting element is made of a group-III nitride semiconductor, and the group-III nitride semiconductor light-emitting element includes at least an n-type-layer-side cladding layer 103, a light-emitting layer 104, and a p-type-layer-side cladding layer 106.例文帳に追加

各層がIII 族窒化物半導体から成り、ｎ型層側クラッド層１０３、発光層１０４、ｐ型層側クラッド層１０６を少なくとも有するIII 族窒化物半導体発光素子である。 - 特許庁

A color filter is made by forming an indium-tin oxide layer on a glass substrate and sequentially forming a silicon nitride layer, an amorphous silicon layer, an n-type silicon layer and a metal layer on the indium-tin oxide layer.例文帳に追加

インジウム錫（スズ）酸化物層がガラス基板上に形成され、窒化シリコン層、アモルファスシリコン層、ｎ型シリコン層、金属層が前記インジウム錫酸化物層上に順次形成され、カラーフィルタとなる。 - 特許庁

The light emitting section of the semiconductor light emitting element is constituted by successively growing an n-type lower clad layer 12, an active layer 13, and a p-type upper clad layer 14 on an n-type GaAs substrate 11 by the MOCVD method.例文帳に追加

ｎ型ＧaＡs基板１１上に、ＭＯＣＶＤ法により、ｎ型下部クラッド層１２、活性層１３、p型上部クラッド層１４を順次成長させて発光部を構成する。 - 特許庁

An N-type embedded diffusion layer 12 is embedded and formed in a P-type substrate 11, and a P-type first embedded diffusion layer 13 having a high impurity concentration is embedded and formed in the N-type embedded diffusion layer.例文帳に追加

Ｐ型基板１１にＮ型埋込み拡散層１２を埋込み形成し、高不純物濃度のＰ型第一埋込み拡散層１３をＮ型埋込み拡散層に埋込み形成する。 - 特許庁

The n-side wiring layer has a second n-side wiring layer which is provided in a shape along the wiring surface of the first insulating layer and the third surface, and has an L-sectioned part.例文帳に追加

ｎ側配線層は、第１の絶縁層の配線面および第３の面に沿う形状に設けられ断面がＬ字状の部分を有する第２のｎ側配線層を有する。 - 特許庁

An n-type ZnO layer 2 doped with Ga, a ZnO light emitting layer 3 which is doped with Ga and 10 μm in thickness, and a p-type ZnO layer 4 doped with N, are formed on a ZnO substrate 1.例文帳に追加

ＺｎＯ基板１上に、Ｇａをドープしたｎ型ＺｎＯ層２と、Ｇａをドープして厚さが１０μｍのＺｎＯ発光層３と、Ｎをドープしたｐ型ＺｎＯ層４を備える。 - 特許庁

This field effect transistor is provided with a nitride semiconductor lamination structure 2 wherein an n-type GaN layer 3, a p-type GaN layer 4 and an n-type GaN layer 5 are successively laminated.例文帳に追加

この電界効果トランジスタは、ｎ型ＧａＮ層３、ｐ型ＧａＮ層４およびｎ型ＧａＮ層５が、順に積層された窒化物半導体積層構造部２を備えている。 - 特許庁

A gate insulating film 17 and a gate electrode 18 are formed on the p-type body layer 12 and the n^--type offset layer 13, between the n^+-type source layer 14 and the silicon oxide film 16.例文帳に追加

ｎ+型ソース層１４とシリコン酸化膜１６との間のｐ-型ボディ層１２上及びｎ-型オフセット層１３上にはゲート絶縁膜１７及びゲート電極１８が形成されている。 - 特許庁

A field effect transistor has a nitride semiconductor laminated structure 1 where an n-type GaN layer 2, a p-type GaN layer 3, and an n-type GaN layer 4 are laminated in order.例文帳に追加

この電界効果トランジスタは、ｎ型ＧａＮ層２、ｐ型ＧａＮ層３およびｎ型ＧａＮ層４が、順に積層された窒化物半導体積層構造部１を備えている。 - 特許庁

Meanwhile, the N+ type drain layer 11 may not be formed but two TDMOSs having the N type embedded drift layer 5 as a common drain layer may be formed on both the sidewalls of the trench T1.例文帳に追加

なお、Ｎ＋型ドレイン層１１を形成しないで、トレンチＴ１の両側壁に、Ｎ型埋め込みドリフト層５を共通のドレイン層とする２つのＴＤＭＯＳを形成しても良い。 - 特許庁

The P-type diffusion layer 13 contacts with the P-type semiconductor substrate 1 and the N-type diffusion layer 9, and is arranged away from the N-type well 3 and the P-type diffusion layer 11.例文帳に追加

Ｐ型拡散層１３は、Ｐ型半導体基板１及びＮ型拡散層９に接し、かつＮ型ウエル３及びＰ型拡散層１１とは間隔をもって配置されている。 - 特許庁

The i-type amorphous silicon film 6 has a two layer structure of an i-layer 61 on the n-type single crystal silicon substrate 1 side and an i-layer 62 on the n-type amorphous silicon film 7 side.例文帳に追加

ｉ型非晶質シリコン膜６は、ｎ型単結晶シリコン基板１側のｉ層６１およびｎ型非晶質シリコン膜７側のｉ層６２からなる２層構造を有する。 - 特許庁

For example, on the surface of an n-drift layer 11 adjacent to a p-base layer 12a and an n^+-source layer 13a, a gate electrode 24a in a trench structure is formed in a grid shape.例文帳に追加

たとえば、ｐベース層１２ａとｎ＋ソース層１３ａとにそれぞれ隣接する、ｎ−ドリフト層１１の表面部に、トレンチ型構造のゲート電極２４ａを格子状に形成する。 - 特許庁

An N+-type buried guard layer 2 is formed which extends to both the N-type epitaxial layer 3 as a bottommost layer of the IGBT type formation region 50 and the P-type semiconductor substrate 1.例文帳に追加

該ＩＧＢＴ形成領域５０の最下層の前記Ｎ型エピタキシャル層３と前記Ｐ型半導体基板１の双方に延在するＮ＋型埋め込みガード層２を形成する。 - 特許庁

In this semiconductor device, a P-type diffusion layer 14 and an N-type diffusion layer 10 as a drain lead region are formed on an N-type diffusion layer 9 as a drain region.例文帳に追加

本発明の半導体装置では、ドレイン領域としてのＮ型の拡散層９にＰ型の拡散層１４及びドレイン導出領域としてのＮ型の拡散層１０が形成される。 - 特許庁

In this semiconductor device 1, a base layer part of an epitaxial layer 3 forms an N^- type region 4, and a P-type body region 5 in contact with the N^- type region 4 is formed in the epitaxial layer 3.例文帳に追加

半導体装置１では、エピタキシャル層３の基層部がＮ−型領域４をなし、エピタキシャル層３には、Ｎ^-型領域４に接するＰ型のボディ領域５が形成されている。 - 特許庁

Each light receiving element is provided with a semi-insulating semiconductor substrate 10, an n-type semiconductor layer 11, an i-type semiconductor layer 12 and a p-type semiconductor layer which are successively laminated on the surface of the substrate 10.例文帳に追加

各受光素子は、半絶縁性の半導体基板10と、この基板上に順次積層されたn型半導体層11、i型半導体層12およびp型半導体層を具えている。 - 特許庁