1016万例文収録!

「N lines」に関連した英語例文の一覧と使い方 - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > N linesに関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

N linesの部分一致の例文一覧と使い方

該当件数 : 555



例文

lines' if N (the number of lines in the group in the the new file) 例文帳に追加

N (new ファイルからのグループの行数) が 0 なら `no lines' となり、 - JM

If the info and tail programs are properly installed at your site, the command info tail should give you access to the complete manual. 例文帳に追加

"\\-l, \\-n N, \\-\\-lines N"末尾 N 行を表示する。 - JM

is 0, to 1 line' if N is 1, and to %dN lines' otherwise. 例文帳に追加

N が 1 なら `1 line' となり、それ以外の場合は `%dN lines' となる。 - JM

An argument of n lists only the last n lines. 例文帳に追加

引き数nを指定すると、最新のn行だけがリスト表示されます。 - JM

例文

One line (n=1), two lines (n=2), three lines (n=3) fifth lines (n=5) or ten lines (n=10) of a common electrode is set to an OFF signal line (black signal line) to suppress the occurrence of the DMA phenomenon.例文帳に追加

コモン電極の1ライン(n=1)、2ライン(n=2)、3ライン(n=3)、5ライン(n=5)もしくは10ライン(n=10)をオフ信号ライン(黒信号ライン)とすることにより、DMA現象の発生を抑制した。 - 特許庁


例文

Electric light lines L1', L2', N', L1", L2", and N" for load are branched from the electric main light lines L1, L2, and N.例文帳に追加

幹線電灯線L1,L2,Nからは、負荷用電灯線L1’,L2’,N’,L1”,L2”,N”が分岐している。 - 特許庁

Then, these N lines of scanning lines X_1 to X_N include 1st scanning lines and 2nd scanning lines to be driven following these 1st scanning lines.例文帳に追加

そして、このN本の走査線X_1〜X_Nは、第1走査線と、この第1走査線の次に駆動される第2走査線を含む。 - 特許庁

In the memory device, the bit lines B_1 to B_n and the plate electrode lines P_1 to P_n are both disposed in a row direction, and resistance values between both ends of the bit lines B_1 to B_n and resistance values between both ends of the plate electrode lines P_1 to P_n are made same.例文帳に追加

このメモリ装置において、ビット線B_1〜B_nとプレート電極線P_1〜P_nとを共に列方向に配置し、かつビット線B_1〜B_nの各々における両端間の抵抗値とプレート電極線P_1〜P_nの各々における両端間の抵抗値とを同一にする。 - 特許庁

In the light receiving part 10A, M×N pixel parts P_1, 1-P_M, N are arranged in M lines and N columns.例文帳に追加

受光部10AではM×N個の画素部P_1,1〜P_M,NがM行N列に配列されている。 - 特許庁

例文

In (N)th, (N+1)th, and (N+2)th scans, 2m lines are formed at the same time respectively.例文帳に追加

N回目、(N+1)回目、(N+2)回目の走査では、それぞれ同時に2mラインが形成される。 - 特許庁

例文

Thus it shouldcontain no unescaped new-lines. There are a few special character sequencesfor this file: 例文帳に追加

""\\\\n - これは改行文字に置き換えられる。 - XFree86

This self-luminous display device 10 is provided with a display panel 20 comprising N lines (N is a natural number) of scanning lines X_1 to X_N.例文帳に追加

この自己発光型表示装置10は、N本(Nは自然数)の走査線X_1〜X_Nを有する表示パネル20を備える。 - 特許庁

The memory device includes (n+1) pieces (n≥2) of memory cells, (n+1) bit lines connected each memory cell one by one, and a switch 19 between bit lines.例文帳に追加

(n+1)個(n≧2)のメモリセルと、メモリセルごとに1本ずつ接続された(n+1)本のビット線と、ビット線間スイッチ19とを有する。 - 特許庁

The driving method includes: turning on gate lines on the N-th row; closing a switch, so that charges of gate lines on two rows are neutralized and a gate ON voltage of gate lines on the N-th row is reduced to a secondary ON voltage for gates; and turning off gate lines on the N-th row.例文帳に追加

駆動方法は、N行目のゲートラインをオンさせ、スイッチをターンオンして、二つの行のゲートラインでの電荷が中和されて、N行目のゲートラインでのゲートオン電圧をゲート第2レベルオン電圧に引き下げ、N行目のゲートラインをオフさせる。 - 特許庁

A memory device comprises a memory cell array 1 in which the resistance change type memory cells M are arranged in a matrix, word lines W_1 to W_m, bit lines B_1 to B_n, plate electrode lines P_1 to P_n, and a transistor T.例文帳に追加

メモリ装置は、抵抗変化型のメモリセルMがマトリックス状に配置されたメモリセルアレイ1と、ワード線W_1〜W_mと、ビット線B_1〜B_nと、プレート電極線P_1〜P_nと、トランジスタTとを有する。 - 特許庁

Vertical lines at left and right ends of a rectangular region including an n-th region detected by a face region detector 304 are defined as tile boundary candidate vertical lines Lh(n) and Lm(n), and horizontal lines at upper and lower ends of the rectangular region of interest are defined as tile boundary candidate horizontal lines Lu(n) and Ls(n).例文帳に追加

顔領域検出部304が検出した第n番目の領域を包含する矩形領域の左端と右端の垂直線分をタイル境界候補の垂直線分Lh(n),Lm(n)、前記着目矩形領域の上端と下端の水平線分をタイル境界候補の水平線分Lu(n),Ls(n)と定義する。 - 特許庁

To house N+M (N, M>0) multiplexed transmission lines and to prevent the degradation of packet abandonment characteristics even when the flow of packet traffic is biased.例文帳に追加

N+M(N,M>0)重化された伝送路を収容し、かつパケットトラヒックの流れが偏ってもパケット廃棄特性が劣化しないようにする。 - 特許庁

A first winding with the number of turns (n) is connected between two lines of three-phase power supply lines.例文帳に追加

三相電源線路のうちの二線路間に、巻数がnの第1の巻線を接続する。 - 特許庁

The transmission line has N signal lines for respectively transmitting N binary signals.例文帳に追加

伝送路は、N個の2値信号のそれぞれを伝送するN本の信号線を備える。 - 特許庁

N indicates the number of antenna units in the first system, and (n) indicates the number of radiator lines per antenna.例文帳に追加

上記Nは1系統でのアンテナユニット数、nは1アンテナ当りの放射素子列数である。 - 特許庁

Resistances of the first to n-th sub-bit lines are gradually reduced in order from the first to the n-th line.例文帳に追加

例えば、前記第1から第nのサブビット線は、第1から第nの順に短くなる。 - 特許庁

The remaining N pieces of the signal lines 43 are connected to together with N pieces of the signal lines 45 of the AV interface 32 to a selector 33.例文帳に追加

残りのN本の信号ライン43は、AVインターフェース32のN本の信号ライン45とともに、セレクタ33に接続する。 - 特許庁

Organic EL elements E(1, 1) to E(m, n) are arranged to each intersection of scanning lines A(1) to A(m) and signal lines B(1) to B(n) like a matrix.例文帳に追加

走査線A(1)〜A(m)と信号線B(1)〜B(n)との各交点に、有機EL素子E(1,1)〜E(m,n)をマトリクス状に配置する。 - 特許庁

This apparatus includes a first switch module to be coupled to N lines among the plurality of subscriber lines, where N is an integer.例文帳に追加

この装置には、複数の加入者回線のうちのN本に結合される第1スイッチ・モジュールが含まれ、Nは整数である。 - 特許庁

Individual internal data lines 45 amounting to k+m+n lines (n is a natural number) are arranged for every memory cell array block 31.例文帳に追加

メモリセルアレイブロック31毎にk+m+n本(nは自然数)の個別内部データ線45が配設される。 - 特許庁

This scheme permits the input signal scanning pattern to change into "a scanning pattern for outputting output lines N by N lines in the second mainly scanning direction".例文帳に追加

この構成により、入力画像の走査パターンは、『第2主走査方向の出力ラインをN本ずつ出力する走査パターン』に変更される。 - 特許庁

SRAMs 1a and 1b temporarily hold image data of successive (n) lines (n=4 in this implementation) alternately by lines.例文帳に追加

SRAM1a,1bは、各々、連続したnライン分(本実施形態ではn=4)の画像データをライン単位で、交互に一時的に保持する。 - 特許庁

The display device includes a selection circuit 5 in which n pieces of a plurality of row driving circuits 1 are connected to n lines of a plurality of data lines 6.例文帳に追加

複数の列駆動回路1のうちのn個を複数のデータ線6のうちのn本に接続する選択回路5を具備する。 - 特許庁

This optionspecifies how to adjust the pixelization of thin lines. 例文帳に追加

"\\-linebias n"このオプションは細線のピクセル化の調整方法を指定する。 - XFree86

Gate control lines G-1 to Q-N are equally divided into L groups.例文帳に追加

ゲート制御線G 1〜Q Nは、L個のグループに等分される。 - 特許庁

The mounting substrate 20 comprises a device mounting region 201, first n lines 202, and second n lines 203, and the first and second n lines are arranged alternately.例文帳に追加

この搭載基板20は、デバイス搭載領域201と、n個の第1の配線202と、n個の第2の配線203とを備え、n個の第1及び第2の配線は交互に配置されていることを特徴とする。 - 特許庁

The touch sensor device further includes a plurality of control lines including M column control lines and N row control lines.例文帳に追加

タッチセンサー装置は、更に、M列制御線及びN行制御線を含む複数の制御線を有する。 - 特許庁

A pulsewidth of discharge pulses, to be applied to the read transistor 203, on (n) lines of thinning lines is made narrower than a pulsewidth of read pulses, to be applied to the read transistor 203, on (n+1) lines which are reading lines.例文帳に追加

間引き行であるn行の読出しトランジスタ203に印加する排出パルスのパルス幅を、読出し行である(n+1)行の読出しトランジスタ203に印加する読出しパルスのパルス幅よりも短くする。 - 特許庁

The selection circuit 5 includes a period in which n pieces of row driving circuits are connected to n data lines one-to-one and a period in which each of n data lines is connected to two of n row driving circuits.例文帳に追加

そして、選択回路5がn個の列駆動回路をn本のデータ線に1対1に接続する期間と、n本のデータ線の各々をn個の列駆動回路のうちの2つに接続する期間とを有する。 - 特許庁

A plurality of output terminals of the counter COUNT drive the plurality of source lines SL<0> to SL<n>, or a plurality of source lines SLB<0> to SLB<n> in a column direction in write units WU, by time sharing.例文帳に追加

カウンタCOUNTの複数の出力端子は、書き込み単位WUの複数のソース線SL<0>…SL<n>もしくは複数の列方向ソース線SLB<0>…SLB<n>を時分割で駆動する。 - 特許庁

The selection circuit 5 includes the period in which n row driving circuits are connected to n data lines one-to-one and a period in which n data lines are not connected to any of n pieces of row driving circuits.例文帳に追加

また、n個の列駆動回路をn本のデータ線に1対1に接続する期間と、n本のデータ線をn個の列駆動回路のいずれにも接続しない期間とを有する。 - 特許庁

The M×N pieces of photodetection cells 10_1,_1-10M,N are arrayed two-dimensionally in M lines by N columns, and the photodetection cell 10_m,_n is positioned in the m-th line in the n-th column.例文帳に追加

M×N個の光検出セル10_1,1〜10_M,NはM行N列に2次元配列されており、光検出セル10_m,__nは第m行第n列に位置している。 - 特許庁

When the scanning driver drives N scanning lines related to N data sections in one group in accordance with a first start pulse, the data driver provides N data sections in one group to pixels.例文帳に追加

スキャンドライバが第一スタートパルスに従って一群のN個のデータセクションに関連するN本のスキャンラインを駆動する時、データドライバは一群のN個のデータセクションを画素に提供する。 - 特許庁

Amounts I_DG1-I_DGn of the reverse power flows of the distributed power sources DG_1-DG_n detected by the current transformers CT_1-CT_n are transmitted to a voltage adjustment relay 90Ry via communication lines CL_1-CL_n.例文帳に追加

この変流器CT_1〜CT_nにより検出した分散型電源DG_1〜DG_nの逆潮流の量I_DG1〜I_DGnを、通信線路CL_1〜CL_nを介して電圧調整継電器90Ryに伝送する。 - 特許庁

N pieces of wiring lines 105, 106 to which N phases (N is a positive integer of 2 or more) of signals are supplied are located on the semiconductor substrate 101.例文帳に追加

半導体基板101上にN相(ただしNは2以上の正の整数)の信号が供給されるN本の配線105,106が設けられる。 - 特許庁

The image processing apparatus stores each of lines (n-th line, (n+1)th line, (n+2)th line,...) by packing the data toward greater addresses.例文帳に追加

画素データの各ライン(nライン、(n+1)ライン、(n+2)ライン・・・)を番地の大きいアドレス側に詰めて格納する。 - 特許庁

This device has such constitution that the number of word lines intersecting with bit lines is made 1/n (n: positive integer) of the prescribed number of lines with making the number of word lines for each block 12a into the prescribed number of lines and making the number of blocks 12a (n) times.例文帳に追加

本発明は、ブロック12aごとのワード線の本数を所定本数のn(nは正の整数)分の1にし、ブロック12aの数をn倍にすることによって、ビット線と交叉するワード線の本数を所定本数のn分の1に構成した。 - 特許庁

An active drive display panel includes a display region composed of N pixel control lines, M video signal lines orthogonal to the pixel control lines, and a pixel circuit arranged at each intersection point of the N pixel control lines and the M video signal lines.例文帳に追加

N本の画素制御線と、当該画素制御線と直交するM本の映像信号線と、N本の画素制御線とM本の映像信号線の各交点に配置される画素回路とで構成された表示領域を有するアクティブマトリクス駆動型の表示パネルについて考える。 - 特許庁

The echo number n is assigned to sampling points using the determined function func_n(ky, kz), and a data acquisition region R_acq is divided into n_max pieces of regions by a plurality of curved lines.例文帳に追加

決定した関数func_n(ky,kz)を用いてサンプリング点にエコー番号nを割り当てていき、データ収集領域R_acqを複数の曲線でn_max個の領域に分割する。 - 特許庁

This structure includes N pieces of bit lines, M pieces of first wordlines, M×N pieces of first storage cells, second wordline, N pieces of second storage cells, sense amplifier, N pieces of first transistors, N pieces of second transistors, and an enable line.例文帳に追加

N本のビット線と、M本第1ワード線と、M×N個の第1記憶セルと、第2ワード線と、N個の第2記憶セルと、センス増幅器と、N個の第1トランジスタと、N個の第2トランジスタと、エネイブル線と、を包含する。 - 特許庁

The row driving circuit simultaneously selects (m) lines of rows of the pixels and, on the other hand, the column driving circuit impresses en bloc the picture signals to signal lines belonging to (n) lines of columns and writes picture signals en bloc to pixels with m rows ×n columns.例文帳に追加

行駆動回路は、画素の行をm本同時に選択する一方、列駆動回路は、n本の列に属する信号線に対して一斉に画像信号を印加して、m行n列の画素に一括で画像信号を書き込む。 - 特許庁

Then when the number of pixels is (n) in a row direction and (m) in a column direction, the number of data lines 4 is (n) and the number of scanning lines 3 is 3m, so that the number of data lines 4 can be decreased.例文帳に追加

そして、画素数が行方向にn個、列方向にm個である場合には、データライン4の数がn本、走査ライン3の数が3m本となり、データライン4の数を少なくすることができる。 - 特許庁

For identification signals composed of the signals of a low level and the signals of a high level, which are 2^n pieces of mutually different identification signals capable of identifying each of 2^n lines of signal lines, the signals composed of either the signals of the low level or the signals of the high level are output to n times, and the output signals are inspected.例文帳に追加

2^n本の信号線の各々を識別することができる互いに異なる2^n個の識別信号であり低レベルの信号と高レベルの信号とからなる識別信号が、低レベルの信号又は高レベルの信号のいずれかからなる信号がn回まで出力され、出力された信号を検査する。 - 特許庁

For identification signals composed of the signals of a low level and the signals of a high level, which are 2^n pieces of mutually different identification signals capable of identifying each of 2^n lines of signal lines, the signals composed of either the signals of the low level or the signals of the high level are outputted to n times and the outputted signals are inspected.例文帳に追加

2^n本の信号線の各々を識別することができる互いに異なる2^n個の識別信号であり低レベルの信号と高レベルの信号とからなる識別信号が、低レベルの信号又は高レベルの信号のいずれかからなる信号がn回まで出力され、出力された信号を検査する。 - 特許庁

例文

For identification signals composed of the signals of a low level and the signals of a high level, which are 2^n pieces of mutually different identification signals capable of identifying each of 2^n lines of signal lines, the signals composed of either the signals of the low level or the signals of the high level are outputted to n times, and the outputted signals are inspected.例文帳に追加

2^n本の信号線の各々を識別することができる互いに異なる2^n個の識別信号であり低レベルの信号と高レベルの信号とからなる識別信号が、低レベルの信号又は高レベルの信号のいずれかからなる信号がn回まで出力され、出力された信号を検査する。 - 特許庁

索引トップ用語の索引



  
Copyright © Japan Patent office. All Rights Reserved.
  
この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。
  
Copyright (c) 2001 Robert Kiesling. Copyright (c) 2002, 2003 David Merrill.
The contents of this document are licensed under the GNU Free Documentation License.
Copyright (C) 1999 JM Project All rights reserved.
  
Copyright (C) 1994-2004 The XFree86®Project, Inc. All rights reserved. licence
Copyright (C) 1995-1998 The X Japanese Documentation Project. lisence
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2024 GRAS Group, Inc.RSS