「POSITIVE LOGIC」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

At the ASIC 130, a judgment logic to a switch input is set to a positive logic (high active).例文帳に追加

そして、ＡＳＩＣ１３０においては、スイッチ入力に対する判断の論理を正論理（ハイアクティブ）とする。 - 特許庁

To realize a positive ECL (Emitter-Coupled Logic) output using CMOS transistors which approximate Motorola ECL characteristics by a standard PECL (Positive Emitter Coupled Logic) termination method.例文帳に追加

モトローラＥＣＬ特性を標準ＰＥＣＬ終端方式で近似するＣＭＯＳトランジスタを用いたポジティブＥＣＬ出力を実現する。 - 特許庁

A photocoupler 3 converts the input of a positive/negative logic setting signal from a positive/negative logic setting switch 4 on a peripheral device side into a receiving side logical level.例文帳に追加

フォトカプラ３は周辺装置側の正負論理設定スイッチ４からの正負論理設定信号の入力を受信側論理レベルに変換する。 - 特許庁

POSITIVE NEGATIVE VOLTAGE LOGIC OUTPUT CIRCUIT AND HIGH FREQUENCY SWITCH CIRCUIT USING THE SAME例文帳に追加

正負電圧論理出力回路及びこれを用いた高周波スイッチ回路 - 特許庁

A positive/negative logic changeover means 14 of this prize coupon issuing apparatus changes over between the positive/negative logics of the counting signals.例文帳に追加

景品引換券発行装置１０の正負論理切替手段１４で計数信号の正負論理の切り替えが行われる。 - 特許庁

Thus, the medal input terminal 26 of the microcomputer 25 can be connected to the signal line of the positive logic or connected to the signal line of the negative logic.例文帳に追加

これにより、マイコン２５のコイン入力端子２６を、正論理の信号線に繋いでも負論理の信号線に繋いでもよいものとなる。 - 特許庁

Then, the ϕCPR is a signal outputting a positive logic level at the prescribed time after applying a power source.例文帳に追加

ここで、φＣＰＲは電源投入後の所定時間に正の論理レベルを出力する信号である。 - 特許庁

A correction circuit 4 amplifies the received HD-SDI signal and corrects the deteriorated frequency characteristic to convert the signal into a logic level such as the PECL (Positive Emitter Coupled Logic).例文帳に追加

補正回路４は、入力されたＨＤ−ＳＤＩ信号の増幅と劣化した周波数特性の補正とを行い、ＰＥＣＬ等の論理レベルに変換する。 - 特許庁

To provide a waveform shaping circuit for ignoring a single clock width pulse, which is available even when a logic circuit is designed while using positive or negative logic.例文帳に追加

論理回路の設計を正論理、或いは、負論理を用いて行った場合であっても共に使用可能な１クロック幅パルスを無視する波形整正回路を提供する - 特許庁

The insulation transfer circuit 21a electrically insulates the first drive pulse signal having a positive logic for transfer to an amplifier 22a.例文帳に追加

絶縁伝達回路２１ａは、正論理の第１の駆動パルス信号を電気的に絶縁して増幅器２２ａに伝える。 - 特許庁

A PWM output section 13 outputs the first drive pulse signal having a positive logic from an amplifier 13a, and outputs the second drive pulse signal having a negative logic from an inverting amplifier 13b.例文帳に追加

ＰＷＭ出力部１３は、増幅器１３ａから正論理の第１の駆動パルス信号を出力し、反転増幅器１３ｂから負論理の第２の駆動パルス信号を出力する。 - 特許庁

Inverters INV1 and INV4 generate a reference signal R and a correction object signal H based on an input positive logic signal Pin and an input negative logic signal Nin.例文帳に追加

インバータＩＮＶ１およびＩＮＶ４は、入力正論理信号Ｐｉｎおよび入力負論理信号Ｎｉｎに基づいて、基準信号Ｒおよび補正対象信号Ｈを生成する。 - 特許庁

A positive phase area frequency modulation part 15 frequency-modulates a positive logic synchronization code with which a vehicle can identify a traveling area, and externally input beacon data, to generate a positive phase area beacon signal, and transmits the positive phase area beacon signal to a positive phase area over a road.例文帳に追加

正相エリア用周波数変調部１５は、車両が走行中の領域を特定するための正論理同期コードおよび外部入力されたビーコンデータを周波数変調することにより正相エリア用ビーコン信号を生成し、この正相エリア用ビーコン信号を路上における正相エリアに送信する。 - 特許庁

An XOR circuit 30 determines whether an output of a positive logic gate circuit 10 which selects one of logic signals A, B and an output of a negative logic gate circuit 20 which selects one of inverses A_, B_ of the signals are matched or not.例文帳に追加

論理信号Ａ，Ｂの一方を選択する正論理ゲート回路１０の出力と、その反転信号Ａバー，Ｂバーの一方を選択する負論理ゲート回路２０の出力とが一致するか否かをＸＯＲ回路３０で判定する。 - 特許庁

In an output of pre-decoder 10A, on the one hand, an input is supplied to a main decoder 22 of negative logic, on the other hand, an input is supplied to a main decoder 21 of positive logic through an inversion circuit 40.例文帳に追加

プリデコーダ１０Ａの出力は、一方では、入力が負論理のメインデコーダ２２に供給され、他方では反転回路４０を介して、入力が正論理のメインデコーダ２１に供給される。 - 特許庁

To provide a bidirectional shift register capable of uniforming the pulse width of an output signal, even if it is constituted of positive or negative logic.例文帳に追加

正論理で構成しても負論理で構成しても、出力信号のパルス幅を同一にできる双方向シフトレジスタを提供すること。 - 特許庁

The gate circuit 16 receives the positive output signal from the selection circuit 14 and a second control signal 6, and operates exclusive logic sum of the signals.例文帳に追加

ゲート回路１６は、選択回路１４からの正出力信号と第２の制御信号６とを受けこの排他的論理和を演算する。 - 特許庁

The microcomputer, when started, sets the input/output port to input to read a voltage input into the input/output port, and sets the output logic of the input/output port to positive logic if the voltage read is a low level or sets the output logic of the input/output port to negative logic if the voltage read is a high level.例文帳に追加

マイクロコンピュータが、起動時に入出力ポートを入力に設定してその入出力ポートに入力される電圧を読込み、この読込み電圧が低レベルの場合に入出力ポートの出力論理を正論理に設定し、読込み電圧が高レベルの場合に入出力ポートの出力論理を負論理に設定する。 - 特許庁

When the operation set is completed, a logic unit 112 saturates the register 102 with a positive value when the value is higher than zero and it saturates the register 102 with a negative value when the value is lower than zero.例文帳に追加

演算組の完了時に、値がゼロより大きい時論理装置がレジスタを正の値で飽和させ、値がゼロより小さい時負の値で飽和させる。 - 特許庁

When data are inputted, in a circulation type shift register SR-A on an upper stage, data of a logic "1" shifts to the right (positive direction) in synchronization with a clock.例文帳に追加

データ入力があった場合、上段の循環型シフトレジスタＳＲ−Ａでは、クロックに同期して論理「１」のデータが右方向（正方向）にシフトしていく。 - 特許庁

When at least one of a positive side logic input signal DINP and a negative side logic input signal DINM is in an indefinite level, the first detection signal IS1 outputted from an inverter INV3 is made to be in the infinite level.例文帳に追加

正側論理入力信号ＤＩＮＰまたは負側論理入力信号ＤＩＮＭのうち少なくとも何れか一方が不定レベルである場合には、インバータＩＮＶ３から出力される第１検出信号ＩＳ１は不定レベルとされる。 - 特許庁

To normally operate a microcomputer even when the medal input terminal of the microcomputer is connected to a signal line of positive logic or connected to a signal line of negative logic without increasing the number of parts in simple constitution.例文帳に追加

ゲーム機のコイン情報取得方法とその装置において、簡単な構成で部品点数を増やすことなく、マイコンのコイン入力端子を、正論理の信号線に繋いでも、負論理の信号線に繋いでもマイコンが正常に動作可能とする。 - 特許庁

To provide a scanning circuit and a scanning signal generating method capable of preventing the generation of a malfunction in a period when the positive/negative logic between clock signals is not realized.例文帳に追加

クロック信号間の正負論理が成り立たない期間における誤動作の発生を防止することができる走査回路および走査信号生成方法を提供する。 - 特許庁

It is the fashion of the present time to disparage negative logic—that which points out weaknesses in theory or errors in practice, without establishing positive truths. 例文帳に追加

否定的論理、つまり積極的な真理を確立するのではなく、理論上の弱点や実践上の過ちを指摘する論理を、けなすのが今日の流儀です。 - John Stuart Mill『自由について』

Switching logic, responsive to the phase states and a trajectory segment value σ, switches between positive and negative feedback gains to drive the phase states toward a current trajectory segment.例文帳に追加

切り替えロジックは、位相状態および軌道セグメント値σに応答して、正および負のフィードバックゲイン間で切り替わり、これにより位相状態を現在の軌道セグメントの方向に駆動する。 - 特許庁

A prize wining signal sent by the prize ball detectors SW2 to SW7 in the rear of various prize holes 7, 8 and so fouth with a discharge unit of 5 is the one shown by (a) and made different from a prize winning signal (b) concerning a grand prize hole 9 as a positive logic versus a negative logic.例文帳に追加

払い出し単位が５である各種入賞口７，８・・奥の入賞球検出器ＳＷ２〜ＳＷ７が発する入賞信号は、第１実施形態同様、（ａ）のようなものとなり、大入賞口９についての入賞信号（ｂ）とは、正論理と負論理というように異ならせる。 - 特許庁

A prize winning signal sent by the prize ball detectors SW2 to SW7 in the rear of various prize holes 7, 8... with a discharge unit of 5 is the one shown by (a) as in the first embodiment and made different from a prize winning signal (b) concerning a grand prize hole 9 as a positive logic versus a negative logic.例文帳に追加

払い出し単位が５である各種入賞口７，８・・奥の入賞球検出器ＳＷ２〜ＳＷ７が発する入賞信号は、第１実施形態同様、（ａ）のようなものとなり、大入賞口９についての入賞信号（ｂ）とは、正論理と負論理というように異ならせる。 - 特許庁

By storing the H or L state of the medal input terminal 26 after waiting for several seconds until the power of a game machine is stabilized at the reset of the microcomputer 25 and taking the exclusive OR of the signal of the medal input terminal 26 and the stored state thereafter, the processing equivalent to the positive logic can be performed for the signals of the negative logic and medal information is acquired.例文帳に追加

マイコン２５のリセット時にゲーム機の電源が安定するまで数秒待ってからコイン入力端子２６のＨ又はＬ状態を記憶し、以降、コイン入力端子２６の信号と記憶状態との排他的論理和を取ることにより、負論理の信号を正論理と同等の処理が行なえるようにして、コイン情報を取得する。 - 特許庁

The FSK modulator is provided with a coding logic that generates M/2 sets of gray code signals on the basis of (N-1)-bit control signal, (M is the number of frequency shifts, N is a positive integer, and M=2N) and with M/2 sets of switching oscillation circuits.例文帳に追加

本発明のFSK変調器は、(N-１)ビットの制御信号に基づいてM/２個のグレー・コード信号を発生する(Ｍは周波数偏移の数、Ｎは正整数、Ｍ＝２^^Ｎ)符号化ロジックと、M/２個のスイッチング発振回路とを備えている。 - 特許庁

When each word registered as a sub-logic index set in the auxiliary dictionary is included in the character string inputted in the next and following times, a character string is generated by replacing respective words in the input character string with respective words registered as the corresponding positive logic index set, and the customer name expressed by the input character string is determined by using the generated character string.例文帳に追加

補助辞書に副論理インデックスセットとして登録されている各単語が次回以降に入力された文字列に含まれている場合には、入力文字列中の各単語を対応する正論理インデックスセットとして登録されている各単語に置換した文字列を生成し、生成した文字列も用いて入力文字列が表す顧客名称を判断する。 - 特許庁

The input circuit 10a for receiving an input signal supplied to an input terminal 2 includes a capacitor 42, having one end connected to the input terminal and a capacitor driving circuits 51, 52, 41 for converting the input signal into a signal having positive logic that is identical to the logic of the input signal and supplying the converted signal to the other end of the capacitor and driving the capacitor.例文帳に追加

入力端子２に供給される入力信号を受け取る入力回路１０ａであって、一端が前記入力端子に接続された容量４２と、前記入力信号を、当該入力信号と同じ正論理の信号に変換し、前記容量の他端に供給して駆動する容量駆動回路５１，５２，４１と、を有するように構成する。 - 特許庁

When calculating the Exclusive-OR of the data written in the data storage section 7 of the memory cell 2 of an Exclusive-OR function memory and the data for match retrieval, the data written in the data storage section 7 are read as either one data of the positive logic and the negative logic when the data for match retrieval are true, or as the other data when the data are false.例文帳に追加

Exclusive-OR型機能メモリのメモリセル２のデータ蓄積部７に書き込まれたデータと一致検索用のデータとの排他的論理和を演算するに当たり、一致検索用のデータが真の値である場合、データ蓄積部７に書き込まれたデータを、正論理と負論理のうちの一方のデータとして読み出し、一致検索用のデータが偽の値である場合、データ蓄積部７に書き込まれたデータを、その他方のデータとして読み出す。 - 特許庁

A logic OR circuit 109 conducts OR arithmetic operation of positive and negative overflow flags of Ich/Qch reception signals outputted from A/D converters 105, a counter 110 counts and outputs number of samples causing overflow per prescribed time, and a comparator circuit 111 compares the sample number with a preset reference value for their quantities.例文帳に追加

論理ＯＲ回路１０９が、Ａ／Ｄ変換器１０５が出力する受信信号のＩｃｈ・Ｑｃｈ各々の正側・負側のオーバフローフラグの論理和演算を行い、カウンタ１１０が、一定時間当たりにオーバフローとなったサンプル数を出力し、比較回路１１１が、予め設定された基準値と大小比較する。 - 特許庁

When the command voltage vuc changes from a state larger to a state smaller than the command voltage vvc in a positive region of the command voltages vuc, vvc, a polarity inversion of UV interphase voltage is decided based on a logic inversion of the operation signal gvp on a negative-going edge of the operation signal gup.例文帳に追加

例えば指令電圧ｖｕｃ，ｖｖｃが正の領域において指令電圧ｖｕｃの方が指令電圧ｖｖｃよりも大きい状態から小さい状態へと変化する際には、操作信号ｇｕｐの立ち下がりエッジにおける操作信号ｇｖｐの論理反転に基づきＵＶ相間電圧の極性反転を判断する。 - 特許庁

Inputted data are inputted to a voltage amplifier 3 from differential inputs TX+ and TX-through a PECL(positive referenced emitted-couple logic) inputting buffer 2 and, after the voltage is amplified, the voltage is damped by means of an attenuator 7, sent to a transmission line 8 through an AC coupling capacitor C, and impressed upon the resistor R and VCSEL.例文帳に追加

入力データは、差動入力ＴＸ＋，ＴＸ−からＰＥＣＬ入力バッファ２を介して、電圧増幅器３に入力されて電圧増幅後、減衰器７にて減衰されて、ＡＣ結合用コンデンサＣを介して伝送線路８に送られ、直列抵抗ＲおよびＶＣＳＥＬに印加される。 - 特許庁

The new theory has been strongly supported generally for its clear logic; however, in terms of art history, they are taking a drawing style which is seen in the late Heian period to the early Kamakura period, that could not be a drawing in the period of Northern and Southern Courts, and it is repeatedly claimed that there is no positive evidence to consider that these three portraits were done in the period of Northern and Southern Courts; there has been a significant gap between these theories and the controversy has not yet been concluded. 例文帳に追加

一般的には、論理の明解さから新説を支持する意見が多いとされるが、美術史の立場からは、三像の画風が平安後期-鎌倉初期のものであり、様式から見て南北朝期のものとは言い難く、三像の成立を南北朝期まで下らせる積極的理由のないことが繰り返し強調されるなど、両者間の断絶は大きく、論争の終結はまだ見込まれていない。 - Wikipedia日英京都関連文書対訳コーパス