「PmOS」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

The output of an arithmetic amplifier 24 is connected with each gate of pMOS transistors T3 and T4, and each input of the arithmetic amplifier 24 is connected with the drains of pMOS transistors T3 and T4.例文帳に追加

演算増幅器２４の出力はｐＭＯＳトランジスタＴ_3及びＴ_4の各々のゲートに接続されており、演算増幅器２４の各入力はｐＭＯＳトランジスタＴ___3及びＴ_4のドレインに接続されている。 - 特許庁

To provide a producing method of semiconductor device for actualizing both removal of a stresser film in a pMOS domain and control of withdrawal of the boundary between pMOS domain and nMOS domain toward the nMOS side.例文帳に追加

ｐＭＯＳ領域のストレッサー膜の除去と、ｐＭＯＳ領域とｎＭＯＳ領域との境界部のｎＭＯＳ側への後退の抑制とを両立できる半導体装置の製造方法を提供する。 - 特許庁

A semiconductor substrate 1 is divided into four regions (a narrow NMOS region 101n, a wide NMOS region 102n, a wide PMOS region 102p and a narrow PMOS region 101p).例文帳に追加

半導体基板１に、４つの領域（狭幅ＮＭＯＳ領域１０１ｎ、広幅ＮＭＯＳ領域１０２ｎ、広幅ＰＭＯＳ領域１０２ｐ及び狭幅ＰＭＯＳ領域１０１ｐ）を区画する。 - 特許庁

The operational amplifier 82-4 acts as a PMOS buffer type amplifier when a comparison signal of the comparator 90 inputted to a control terminal SI is "L", and acts as a push-pull type amplifier when the comparison signal is "H".例文帳に追加

オペアンプ８２−４は、制御端子ＳＩに入力されるコンパレータ９０の比較信号が“Ｌ”の時に、PMOSバッファ型アンプとして動作し、比較信号が“Ｈ”の時に、プッシュプル型アンプとして動作する。 - 特許庁

The absolute value of threshold of a PMOS 26 used at the last stage of the word driver 12 is made smaller than the absolute value of threshold of a PMOS 22.例文帳に追加

そして、ワード線ドライバ１２の最終段で使用されるＰＭＯＳ２６のしきい値の絶対値を、ＷＤＲＶジェネレータ１１の最終段で使用されるＰＭＯＳ２２のしきい値の絶対値より小さくする。 - 特許庁

A gate and a drain of the first PMOS are connected to a gate and a drain of the first NMOS respectively, and the first PMOS and the first NMOS are connected between the output terminal and the earth.例文帳に追加

第１ＰＭＯＳおよび第１ＮＭＯＳ双方のゲートおよびドレインが互いに連結されるとともに、第１ＰＭＯＳおよび第１ＮＭＯＳが出力端ならびに接地間に連結される。 - 特許庁

The constant-current circuit (120) is configured by a pair of PMOS transistors (PMOS1, PMOS2), and supplies a constant-current (id1) from the drain side of the PMOS transistor PMOS1 to the input terminal (110a).例文帳に追加

定電流回路（１２０）は一対のＰＭＯＳトランジスタ（ＰＭＯＳ１，ＰＭＯＳ２）で構成し、入力端子（１１０ａ）にＰＭＯＳトランジスタＰＭＯＳ１のドレイン側から定電流（ｉｄ１）を供給する。 - 特許庁

The power source polarity inversion protecting circuit for integrated circuit is provided with a protecting transistor, a PMOS component and an NMOS component and the protecting transistor is a protecting PMOS transistor or protecting NMOS transistor.例文帳に追加

集積回路のための電源極性反転保護回路は、保護トランジスタと、ＰＭＯＳコンポーネントと、ＮＭＯＳコンポーネントとを含み、保護トランジスタは保護ＰＭＯＳトランジスタまたは保護ＮＭＯＳトランジスタである。 - 特許庁

To provide a semiconductor device allowing further miniaturization by clarifying the boundary between an NMOS transistor and a PMOS transistor, and allowing both threshold voltages of the NMOS transistor and the PMOS transistor to be set at a low value of a practical level.例文帳に追加

ＮＭＯＳとＰＭＯＳとの境界を明確化して更なる微細化を可能とし、ＮＭＯＳとＰＭＯＳとの閾値電圧を共に実用レベルの低い値に設定できる半導体装置を提供する。 - 特許庁

The inverter 21 includes i (i is an integer of one or more) PMOS transistor(s) having a gate electrode G1 and j (j is an integer of zero or more) PMOS transistor(s) having a gate electrode G2.例文帳に追加

インバータ２１は、ゲート電極Ｇ１を有するｉ（ｉは１以上の整数）個のＰＭＯＳトランジスタ及びゲート電極Ｇ２を有するｊ（ｊは０以上の整数）個のＰＭＯＳトランジスタを有する。 - 特許庁

Since a PMOS transistor 13 is in an interrupted state, when an input signal transits from a reference voltage level to a power supply voltage level, a through-current does not flow through a PMOS transistor 11.例文帳に追加

入力信号が基準電圧レベルから電源電圧レベルへと遷移するとき、ＰＭＯＳトランジスタ１３は遮断状態であるので、ＰＭＯＳトランジスタ１１には貫通電流は流れない。 - 特許庁

The protective NMOS transistor 5n and an internal PMOS transistor 3p are covered by silicon nitride film 23, while the internal NMOS transistor 3n and the protective PMOS transistor 5p are not covered by silicon nitride film 23.例文帳に追加

保護ＮＭＯＳトランジスタ５ｎ及び内部ＰＭＯＳトランジスタ３ｐはシリコン窒化膜２３で覆われ、内部ＮＭＯＳトランジスタ３ｎ及び保護ＰＭＯＳトランジスタ５ｐはシリコン窒化膜２３には覆われていない。 - 特許庁

The data line DL and the reference data line RDL are provided with the PMOS transistors QP1, QP2 for loading and PMOS transistors QP3, QP4 for charging, constituting a current mirror circuit together.例文帳に追加

データ線ＤＬ及び参照データ線ＲＤＬには、負荷用ＰＭＯＳトランジスタＱＰ１，ＱＰ２と共にカレントミラーを構成する充電用ＰＭＯＳトランジスタＱＰ３，ＱＰ４が設けられている。 - 特許庁

Thus, it is possible to suppress the increase of the currents of the MP3 of a PMOS current source due to the increase of the external power supply voltage Vdd_ext even when the pair property of PMOS differential MP1 and MP2 deviates.例文帳に追加

ＰＭＯＳ差動のＭＰ１、ＭＰ２のペア性のずれがあっても、外部電源電圧Ｖｄｄ＿ｅｘｔの増大によるＰＭＯＳ電流源のＭＰ３の電流の増大は抑制される。 - 特許庁

To provide a two-input NOR gate which is intended to enhance the integration of semiconductor elements and prevent the degradation of characteristics by abbreviating an element separating film for separating a pMOS transistor from an nMOS transistor, and to provide a method for manufacturing it.例文帳に追加

pMOSトランジスタとnMOSトランジスタとを分離するための素子分離膜を省略し、素子の集積度の向上と特性低下の防止を図った2入力NORゲート及びその製造方法を提供する。 - 特許庁

The switches SW_1n and SW_2n each perform switching operation so that bias between an operation current of the PMOS transistor and an operation current of the NMOS transistor can be eliminated, and thus, the variation in MOS in manufacturing can be corrected.例文帳に追加

スイッチSW_1nおよびスイッチSW_2nは、PMOSトランジスタの動作電流とNMOSトランジスタの動作電流との偏りがなくなるように、スイッチング動作することで、製造時のMOSバラツキを補正することができるようになる。 - 特許庁

A resistor part R2 is provided on a part of wiring from the branching point of the P type MOS transistor PMOS and an N type MOS transistor NMOS through the P type MOS transistor PMOS to a power supply line.例文帳に追加

Ｐ型ＭＯＳトランジスタＰＭＯＳとＮ型ＭＯＳトランジスタＮＭＯＳの分岐点からＰ型ＭＯＳトランジスタＰＭＯＳを通って電源線に至る配線の一部に抵抗部Ｒ２を設ける。 - 特許庁

To form a compressive channel layer in a PMOS device by simple processes and at a low price.例文帳に追加

工程が単純で、且つ低コストの方法でＰＭＯＳ素子に変形されたチャネル層を形成すること。 - 特許庁

A body bias generating circuit 13 supplies a body potentially Vbody-n to the body region of a PMOS transistor MP.例文帳に追加

ボディバイアス生成回路１３は、ＰＭＯＳトランジスタＭＰのボディ領域へ、ボディ電位Vbody_nを供給する。 - 特許庁

The first buffer circuit 51A is configured such that an inverter circuit at a previous stage constituted of a PMOS transistor QP_11 and an NMOS transistor QN_11, and an inverter circuit at a post stage constituted of a PMOS transistor QP_12 and an NMOS transistor QN_12 are subjected to cascade connection, and further includes a PMOS transistor QP_13.例文帳に追加

第１バッファ回路５１Ａは、ＰＭＯＳトランジスタＱＰ_１１およびＮＭＯＳトランジスタＱＮ_１１からなる前段のインバータ回路と、ＰＭＯＳトランジスタＱＰ_１２およびＮＭＯＳトランジスタＱＮ_１２からなる後段のインバータ回路とが、縦列接続されて構成され、更にＰＭＯＳトランジスタＱＰ_１３を備える。 - 特許庁

PMOS transistors MP11, MP13 connected by current mirror circuit connection adjusts the starting current to become constant.例文帳に追加

カレントミラー接続されたＰＭＯＳトランジスタＭＰ１１，ＭＰ１３は、起動電流を一定となるようにする。 - 特許庁

An input voltage signal VIN input into a gate terminal of a PMOS transistor M1 is converted into a voltage value shifted by a voltage between a gate and a source of the PMOS transistor M1, in a source terminal, in response to a bias current I1 flowing via the source terminal of the PMOS transistor M1 by a constant current source IS.例文帳に追加

ＰＭＯＳトランジスタＭ１のゲート端子に入力される入力電圧信号ＶＩＮは、定電流源ＩＳによりＰＭＯＳトランジスタＭ１のソース端子を介して流されるバイアス電流Ｉ１に応じて、ソース端子においてＰＭＯＳトランジスタＭ１のゲート・ソース間電圧でレベルシフトされた電圧値に変換される。 - 特許庁

A current limiting circuit 21 is provided between a high potential power source VD and a first PMOS transistor Q1.例文帳に追加

高電位電源ＶＤと第１ＰＭＯＳトランジスタＱ１との間に電流制限回路２１を設けた。 - 特許庁

To provide a single/poly 2 transistor (2T) PMOS memory cell which does not require the addition of a surplus mask step.例文帳に追加

余分なマスクステップを追加する必要がないシングルポリ・２トランジスタ（２Ｔ・ＰＭＯＳメモリセルを提供する。 - 特許庁

When the voltage VDD is high on the basis of the signal S10, a PMOS 4 is turned off.例文帳に追加

信号Ｓ１０に基づき、電源電圧ＶＤＤが高いときには、ＰＭ０Ｓ４がオフ状態になる。 - 特許庁

A pMOS transistor is formed on the n-well 4, and nMOS transistor is formed on the p-well 5.例文帳に追加

ｎウェル４上にｐＭＯＳトランジスタを形成し、ｐウェル５上にｎＭＯＳトランジスタを形成する。 - 特許庁

To improve the stability and PSRR characteristic of an internal compensating type PMOS low dropout voltage regulator.例文帳に追加

内部補償式ＰＭＯＳ低ドロップアウト電圧レギュレータの安定度およびＰＳＲＲ特性を改善する。 - 特許庁

The PMOS drive transistor (180) is connected between the memory node (230) and a power supply voltage (255).例文帳に追加

記憶ノード（２３０）と電源電圧（２５５）との間にはＰＭＯＳドライブトランジスタ（１８０）が接続されている。 - 特許庁

On a semiconductor substrate 1, NMOS transistors 11, 31 and PMOS transistors 21, 41 are formed.例文帳に追加

半導体基板１には、ＮＭＯＳトランジスタ１１，３１とＰＭＯＳトランジスタ２１，４１とが形成されている。 - 特許庁

In a delay circuit, a capacity C which decides the delay time comprises the pMOS capacitor PC11.例文帳に追加

このディレイ回路では、ディレイ時間を決定する容量ＣがｐＭＯＳキャパシタＰＣ１１で構成される。 - 特許庁

A pMOS transistor 10 is driven not by an arithmetic amplifier but by an nMOS transistor 22, the nMOS transistor 11 is driven not by an arithmetic amplifier but by the pMOS transistor 23 and, besides, a bias circuit 21 is constituted of the pMOS transistors 15 and 24 and the nMOS transistor 16 and 25 without using a fixed resistance.例文帳に追加

ｐＭＯＳトランジスタ１０を演算増幅器で駆動せずにｎＭＯＳトランジスタ２２で駆動し、また、ｎＭＯＳトランジスタ１１を演算増幅器で駆動せずにｐＭＯＳトランジスタ２３で駆動するようにし、更に、バイアス回路２１を、固定抵抗を使用せずに、ｐＭＯＳトランジスタ１５、２４及びｎＭＯＳトランジスタ１６、２５で構成する。 - 特許庁

The operation of a differential amplifier 105 of the VDC circuit 200 is stabilized by the PMOS transistor 108.例文帳に追加

ＰＭＯＳトランジスタ１０８により、ＶＤＣ回路２００の差動アンプ１０５の動作を安定化させる。 - 特許庁

In accordance with this, the current running through a transistor 8 via a resistance 9 from a PMOS 6 is also reduced.例文帳に追加

これに応じてＰＭＯＳ６から抵抗９を介してトランジスタ８に流れる電流も減少する。 - 特許庁

Thus, a timing when the PMOS transistors 16, 18 are turned on is controlled to reduce the through-current.例文帳に追加

これにより、ＰＭＯＳ１６，１８がオン状態になるタイミングが制御され、貫通電流が削減される。 - 特許庁

The inverter in the prestage comprises a pMOS transistor 37 and nMOS transistor 38.例文帳に追加

また、前段のインバータ３６は、ｐＭＯＳトランジスタ３７及びｎＭＯＳトランジスタ３８で構成されている。 - 特許庁

To reduce formation area of an nMOS transistor and a pMOS transistor that a semiconductor device includes.例文帳に追加

半導体装置が備えるｎＭＯＳトランジスタ及びｐＭＯＳトランジスタの形成面積を縮小する。 - 特許庁

The output circuit 15 includes a PMOS transistor P3, and the input circuit includes an NMOS transistor N1.例文帳に追加

出力回路１５がＰＭＯＳトランジスタＰ３を含み、入力回路２５がＮＭＯＳトランジスタＮ１を含む。 - 特許庁

The enable section includes a control PMOS transistor formed between a control node and the output signal.例文帳に追加

前記イネーブル部は、制御ノードと出力信号との間に形成される制御ＰＭＯＳトランジスタを含む。 - 特許庁

The PMOS transistors Q3, Q4 are differentially driven by a differential signal of an input control signal.例文帳に追加

入力する制御信号の差動信号によりＰＭＯＳトランジスタＱ３，Ｑ４を差動的に駆動する。 - 特許庁

PMOS transistors 112 and 113 are provided in a buffer circuit 101 driving the light emitting thyristor d1.例文帳に追加

発光サイリスタｄ１を駆動するバッファ回路１０１に、ＰＭＯＳトランジスタ１１２、１１３を設ける。 - 特許庁

A PMOS transistor MP11 compensates the temperature change of the threshold voltage of the NMOS transistors MN.例文帳に追加

ＰＭＯＳトランジスタＭＰ１１は、ＮＭＯＳトランジスタＭＮのスレショルド電圧の温度変化を補償する。 - 特許庁

The memory cell Tr 50 is provided similarly, together with the peripheral NMOS Tr 52 and the peripheral PMOS Tr 53 on the semiconductor substrate 1.例文帳に追加

メモリセルTr50は、同じく半導体基板1上に周辺NMOSTr52と周辺PMOSTr53とともに併設されている。 - 特許庁

A PMOS transistor 5 and an NMOS transistor 8 are formed on a p-type single-crystal silicon substrate 1.例文帳に追加

Ｐ型単結晶シリコン基板１に、ＰＭＯＳトランジスタ５及びＮＭＯＳトランジスタ８が形成されている。 - 特許庁

That is, a high level is output as a detection result when an overcurrent flows in the the PMOS 10.例文帳に追加

即ち、ＰＭＯＳ１０に過電流が流れた場合に、その検出結果としては高レベルを出力する。 - 特許庁

Since the gate of a PMOS transistor 26 has been pulled up to the power supply, a drain current Ic2 is cut off.例文帳に追加

ＰＭＯＳトランジスタ２６はゲートが電源にプルアップされているので、ドレイン電流Ｉｃ２は遮断される。 - 特許庁