「Serial-Parallel」に関連した英語例文の一覧と使い方(15ページ目) - Weblio英語例文検索

The receiver 7 performs execution by performing conversion to the serial data with the center bit of sampling data for which the received parallel data are multi-point sampled as correct data.例文帳に追加

受信装置７は、受信したパラレルデータを多点サンプリングしたサンプリングデータの中央ビットを正しいデータとして、シリアルデータに変換することにより実行する。 - 特許庁

The bridge 204 of the semiconductor chip A converts serial data from the semiconductor chip B into parallel data being transmitted as an access request to the router section 203.例文帳に追加

半導体チップＡのブリッジ２０４は、半導体チップＢからのシリアルデータをパラレルデータに変換してルータ部２０３にアクセス応答として送信する。 - 特許庁

An S/P converting part 100 performs serial/parallel conversion of transmission data, divides data of one sequence into two sequences and generates a substream 1 and a substream 2.例文帳に追加

Ｓ／Ｐ変換部１００は、送信データをシリアル／パラレル変換し、１系列のデータを２系列に分割し、サブストリーム１およびサブストリーム２を生成する。 - 特許庁

The external storage device interface part is used as a serial-parallel signal converting interface for mutual communication between the voice synthesizing circuit and IC card.例文帳に追加

外部記憶装置インターフェース回路は、音声合成回路とＩＣカードとの相互通信のためのシリアル・パラレル信号変換インターフェースとして用いられる。 - 特許庁

A radio modulation/demodulation part performs orthogonal linear multiplexing to a plurality of digital base band signals by Hadamard transformation, and performs word length restriction and parallel/serial transformation.例文帳に追加

無線変復調部は複数のディジタルベースバンド信号をアダマール変換により直交線形多重した後に語長制限とパラレル−シリアル変換を行う。 - 特許庁

Additionally, an SP conversion section 214 converts the serial data into parallel data from the detection timing of the frame synchronizing signal and that of the word synchronization signal.例文帳に追加

そして、ＳＰ変換部２１４は、フレーム同期信号の検出タイミングとワード同期信号の検出タイミングに基づいて、シリアルデータをパラレルデータに変換する。 - 特許庁

The main board 61 transmits the control signal to a relay terminal plate 62 having the function of converting the serial signal from the main board 61 to the parallel signal.例文帳に追加

主基板６１は主基板６１からのシリアル信号をパラレル信号に変換する機能を有する中継端子板６２へ制御信号を送出する。 - 特許庁

These modules convert composite or component digital video input into either serial (Serializer) or parallel (Deserializer) output. 例文帳に追加

これらのモジュールは, 複合的または成分としてのディジタル・ビデオ入力を, シリアル出力(並直列変換器)にも, パラレル出力(直並列変換器)にも変換する. - コンピューター用語辞典

This network printer 100 has a network interface 51 for connecting to a communication network 55 in addition to a parallel interface 451 and a serial interface 453.例文帳に追加

ネットワークプリンタ１００は、パラレルインタフェース４５１やシリアルインタフェース４５３の他に、通信ネットワーク５５に接続するためのネットワークインタフェース５１を有する。 - 特許庁

A plurality of circuits A1-A4, each being formed by connecting a smoothing capacitor in parallel with a serial body of semiconductor switching elements on a high voltage side and a low voltage side are mutually connected, while a serial body of capacitors Cr and inductors Lr are arranged serially.例文帳に追加

高圧側と低圧側の半導体スイッチング素子の直列体に平滑コンデンサを並列接続してなる複数の回路Ａ１〜Ａ４を、コンデンサＣｒおよびインダクタＬｒの直列体を配して互いに接続する。 - 特許庁

A power source 3 is connected to a first serial connection circuit 11 consisting of a capacitor C1 and resistor R1 in parallel with a second serial connection circuit 12 consisting of a capacitor C2 with both electrodes connected to their respective resistors R2 and R'2.例文帳に追加

電源３にコンデンサＣ１と抵抗Ｒ１からなる第１の直列接続回路１１と、両極に抵抗Ｒ２とＲ’２を直列接続したコンデンサＣ２からなる第２の直列接続回路１２を並列接続する。 - 特許庁

The serial data transmitting and receiving apparatus is equipped with: a parallel/serial converter 1; an LDVS (low voltage differential signaling) signal transmitter 2; an LDVS signal receiver 3; a transmission line 4; a non-display detector 5 as a non-display period detector; and an output controller 6.例文帳に追加

この実施形態は、パラレル・シリアル変換器１とＬＶＤＳ信号送信器２とＬＶＤＳ信号受信器３と伝送路４と非表示期間検出部としての非表示検出器５と出力制御器６とを備える。 - 特許庁

An I/O hub 20 has built therein an S-ATA controller 200 for controlling a first serial ATA bus 200a and a second serial ATA bus 200b, and a P-ATA controller 201 for controlling a parallel ATA bus 201a.例文帳に追加

Ｉ／Ｏハブ２０には第１のシリアルＡＴＡバス２００ａおよび第２のシリアルＡＴＡバス２００ｂを制御するＳ−ＡＴＡコントローラ２００、パラレルＡＴＡバス２０１ａを制御するＰ−ＡＴＡコントローラ２０１が内蔵される。 - 特許庁

The digitized camera shake signal is converted into serial data following an asynchronous communication system by a parallel/serial converter 122, and then frequency-modulated by an FM modulator 141, and transmitted on the radio from a transmission antenna 142.例文帳に追加

デジタル化された手ぶれ信号をパラレル・シリアル変換器１２２で調歩同期式の通信方式に則ったシリアルデータに変換し、次いでＦＭ変調器１４１で周波数変調し、送信アンテナ１４２より無線で送信する。 - 特許庁

The driver IC 5 is provided with conversion circuits cascade-connected with a serial data line and a clock data line from the controller 3 respectively and converting the serial signals and parallel signals from the controller 3 respectively, and a driving circuit actuating the light emitters.例文帳に追加

ドライバＩＣ５は、コントローラ３から、それぞれシリアルデータ線およびクロックデータ線がカスケード接続され、それぞれコントローラ３からのシリアル信号とパラレル信号とを変換する変換回路と、発光体を動作させる駆動回路とを有する。 - 特許庁

By detecting a frequency signal superimposed on the serial pulse-like voltage signals for each cycle of the clock, a master station input part 139 extracts serial supervisory signals and converts them to parallel supervisory signals.例文帳に追加

親局入力部１３９は、クロックの１周期毎に直列のパルス状電圧信号に重畳された周波数信号を検出することにより、直列の監視信号を抽出して、これを並列の監視信号に変換する。 - 特許庁

A parallel-to-serial conversion circuit 37 to the output circuit 28A_1 converts image data PD into serial image data SD in 2-bit width synchronously with a clock BCLK (frequency: 54 MHz) from a bit clock generating circuit 35 and provides an output.例文帳に追加

出力回路２８Ａ_1では、並直列変換回路３７は、ビット・クロック生成回路３５からのクロックＢＣＬＫ（周波数：５４ＭＨｚ）と同期して画像データＰＤを２ビット幅の画像データＳＤに直列に変換して出力する。 - 特許庁

To achieve high-speed data transmission by a method of transmitting data by which a plurality of bit data is transmitted by converting the data into a plurality of serial data by means of a plurality of parallel-to-serial conversions by shortening the preparing time of a plurality of data bits with parity.例文帳に追加

複数ビットデータを複数のパラレル−シリアル変換により複数のシリアルデータに変換して伝送するデータ伝送方法において、パリティ付複数データビットを作成する時間を縮小し、高速にデータ伝送を実現する。 - 特許庁

In the time space treliss encoder, serial-parallel converting portion 112 so converts in parallel a 4-bits information b_4b_3b_2b_1 into b_2b_1 and b_4b_3 as to output b_2b_1 to a convolution encoding portion 113 and as to output b_4b_3 to a convolution encoding portion 114.例文帳に追加

シリアル・パラレル変換部１１２は、４ビットの情報ｂ_４ｂ_３ｂ_２ｂ_１を並列に変換し、ｂ_２ｂ_１を畳み込み符号化部１１３に出力するとともに、ｂ_４ｂ_３を畳み込み符号化部１１４に出力する。 - 特許庁

An S/P conversion part 101a converts transmission data A from serial data to parallel data and outputs this parallel data to a 16QAM mapping part 102 as data to be mapped to bits (S0 and S1) of high quality.例文帳に追加

Ｓ／Ｐ変換部１０１ａでは、送信データＡをシリアルデータからパラレルデータに変換して、このパラレルデータを品質の高いビット（Ｓ０，Ｓ１）にマッピングされるデータとして１６ＱＡＭマッピング部１０２に出力する。 - 特許庁

The starter is provided with a first parallel body composed by connecting a serial body comprising a negative-characteristic thermistor 7 and a resistor 6 for limiting a current flowing through the negative-characteristic thermistor 7 in parallel with a switching element 8.例文帳に追加

前記始動器は負特性サーミスタ７と該負特性サーミスタ７に流れる電流を制限するための抵抗６との直列体がスイッチング素子８と並列に接続された第１の並列体を備えている。 - 特許庁

An S/P conversion part 101b converts transmission data B from serial data to parallel data and outputs this parallel data to the 16QAM mapping part 102 as data to be mapped to bits (S2 and S3) of low quality.例文帳に追加

Ｓ／Ｐ変換部１０１ｂでは、送信データＢをシリアルデータからパラレルデータに変換して、このパラレルデータを品質の低いビット（Ｓ２，Ｓ３）にマッピングされるデータとして１６ＱＡＭマッピング部１０２に出力する。 - 特許庁

When the power generated is output, six rechargeable batteries connected in parallel at power generation are reconnected in series, through a serial/parallel connection switching circuit to output a voltage of 3.0 V or more.例文帳に追加

また出力時は発電時に並列つなぎになっている６本の充電池を直並列切り替え回路の使用により直列にすることにより３．０Ｖ以上の電圧を出力することを可能にした。 - 特許庁

To provide a series-parallel conversion device whose mounting area is small and which performs logical determination of serial signals, without causing reduction in the reception processing speed and converts them into several parallel signals.例文帳に追加

本発明の一実施例では、実装面積が小さく、受信処理速度を低下させることなくシリアル信号を論理判定し、複数のパラレル信号に変換するシリアルパラレル変換装置を提供することを目的とする。 - 特許庁

In an S/P converting part 101a, transmitting data A are converted from serial data to parallel data, and the parallel data are outputted to a 16QAM mapping part 102 as data to be mapped to high-quality bits (S0, S1).例文帳に追加

Ｓ／Ｐ変換部１０１ａでは、送信データＡをシリアルデータからパラレルデータに変換して、このパラレルデータを品質の高いビット（Ｓ０，Ｓ１）にマッピングされるデータとして１６ＱＡＭマッピング部１０２に出力する。 - 特許庁

In an S/P converting part 101b, transmitting data B are converted from serial data to parallel data, and the parallel data are outputted to the 16QAM mapping part 102 as data to be mapped to low-quality bits (S2, S3).例文帳に追加

Ｓ／Ｐ変換部１０１ｂでは、送信データＢをシリアルデータからパラレルデータに変換して、このパラレルデータを品質の低いビット（Ｓ２，Ｓ３）にマッピングされるデータとして１６ＱＡＭマッピング部１０２に出力する。 - 特許庁

To provide a thermoelectric conversion element circuit which allows switching among serial connection and parallel connection of a plurality of thermoelectric conversion elements, and allows independent capability adjustment for the thermoelectric conversion elements in parallel connection.例文帳に追加

複数の熱電変換素子の直列接続あるいは並列接続への切替えを可能とすると共に、並列接続時の各熱電変換素子を独立に能力調整可能とする熱電変換素子回路を提供する。 - 特許庁

Thereby a plurality of parallel signal lights can be outputted by being securely distributed from the signal light after inputting the signal light and the control light which are synchronized accurately into a serial parallel converting optical switch 14.例文帳に追加

これにより、正確に同期した信号光と制御光を、直並列変換光スイッチ１４に入力して、信号光から、複数の並列信号光を、確実に分配して出力できるようにしている。 - 特許庁

A resonance circuit 26 is constituted by connecting a serial circuit of an induction heating coil 22 and a first resonance capacitor 23 between the neutral point of the serial circuit of the IGBT 15 and 16 and the neutral point of the serial circuit of the IGBT 17 and 18, and by connecting a serial circuit of a second resonance capacitor 24 and a switching relay switch 25 in parallel to this first resonance capacitor 23.例文帳に追加

ＩＧＢＴ１５及び１６の直列回路の中性点とＩＧＢＴ１７及び１８の直列回路の中性点都の間に誘導加熱コイル２２及び第１の共振コンデンサ２３の直列回路を接続し、この第１の共振コンデンサ２３に並列に第２こ共振コンデンサ２４及び切換用リレースイッチ２５の直列回路を接続して、共振回路２６を構成する。 - 特許庁

The circuit is provided with a serial/parallel converting circuit 19 which is used to convert serial data inputted with clock signals into parallel data, a memory 21 which stores the parallel data converted by the circuit 19 and a writing pulse generating circuit 30 which generates writing pulses, that are used to set a writing time in the memory, by counting the clock signals.例文帳に追加

この半導体集積回路は、クロック信号と共に入力されるシリアルデータをパラレルデータに変換するシリアル／パラレル変換回路１９と、シリアル／パラレル変換回路によって変換されたパラレルデータを記憶するメモリ２１と、クロック信号をカウントすることにより、メモリにおける書込み時間を設定するために用いられる書込みパルスを発生する書込みパルス発生回路３０とを具備する。 - 特許庁

The serial/parallel conversion circuit 111 of a 1 side 11 restores the serial signals s13 to the parallel signals s14, parity signals p11 and the timing signals t10 and a parity check circuit 112 checks the parallel signals s14 by the parity signals p11, outputs s15 them to a state holding circuit 113 as state signals to be held when they are normal and clears holding data when they are abnormal.例文帳に追加

１ｓｉｄｅ１１のシリアルパラレル変換回路１１１は、シリアル信号ｓ１３をパラレル信号ｓ１４、パリティ信号ｐ１１、タイミング信号ｔ１０を復元し、パリティチェック回路１１２はパラレル信号ｓ１４をパリティ信号ｐ１１でチェックし正常であれば状態保持回路１１３に状態信号として出力ｓ１５して保持し、異常であれば保持データをクリアする。 - 特許庁

In the image data receiving part 120, when a REFVCLK selection circuit 122 detects that the activation of a signal line is stopped, the REFVCLK selection circuit 122 measure an activation stop time, selects a REFVCLK corresponding to a corresponding measurement result and supplies the REFVCLK to a serial-parallel conversion circuit 121 and a parallel-serial conversion circuit 123.例文帳に追加

画像データ送信部１２０においては、ＲＥＦＶＣＬＫ選択回路１２２が、信号ラインの活性化が停止したことを検知すると、活性化停止時間の計測を行い、当該計測結果に対応するＲＥＦＶＣＬＫを選択してシリアル・パラレル変換回路１２１及びパラレル・シリアル変換回路１２３に供給する。 - 特許庁

All-pass differential delay lines are formed of passive serial elements including inductors Lo1 to Lo3 arranged in series in differential lines 1 and 3, bridged capacitances Ca1 to Ca3 bridging the inductors Lo1 to Lo3 and passive parallel elements including two serial capacitors Co arranged in parallel between the differential lines 1 and 3.例文帳に追加

差動線路１、３中に直列配置したインダクタＬｏ１〜Ｌｏ３を含む受動直列素子と、インダクタＬｏ１〜Ｌｏ３を橋絡する橋絡容量Ｃａ１〜Ｃａ３と、差動線路１、３間に並列配置された２個の直列キャパシタＣｏを含む受動並列素子とから全域通過型差動遅延線を形成する。 - 特許庁

A male parallel ATA connector 61 of the connection IF card 6 is connected to a female parallel ATA connector 31 of the digital camera 2 or a CF connector 62 is inserted to a CF slot 32, and a female serial ATA connector 63 of the connection IF card 6 is connected to a male serial ATA connector 41 of the external HDD 4.例文帳に追加

接続ＩＦカード６のオス型パラレルＡＴＡコネクタ６１をデジタルカメラ２のメス型パラレルＡＴＡコネクタ３１に接続、又はＣＦコネクタ６２をＣＦスロット３２に挿入し、かつ接続ＩＦカード６のメス型シリアルＡＴＡコネクタ６３を外付ＨＤＤ４のオス型シリアルＡＴＡコネクタ４１に接続する。 - 特許庁

In a power supply, a battery with a large variation in voltage, in which the voltage is gradually lowered when energy is taken from a full charged state, is used, and a switching circuit 10 for changing a state of connection from serial to parallel or from parallel to serial of a plurality of batteries with large variation in voltage is provided.例文帳に追加

満充電状態からエネルギーを取り出すに当たって電圧が漸次低下する電圧変動の大きい電池を用い、電圧変動の大きい電池の複数個を並列接続から直列接続あるいは直列接続から並列接続に切り換える切換回路１０を備えた電源装置である。 - 特許庁

Label switchboard 20 has OCTA (Optically Clocked Transistor Array)22 that carries out serial-parallel conversion of an optical label signal L inputted through PD21, transmits it to a CMOS processing circuit 23 as a label L, carries out parallel-serial conversion of new label L' converted in the CMOS processing circuit 23, and outputs it to an optical modulator 24.例文帳に追加

ラベル交換器２０は、ＰＤ２１を介して入力された光ラベル信号Ｌをシリアル−パラレル変換して、ラベルＬとしてＣＭＯＳ処理回路２３に送信し、ＣＭＯＳ処理回路２３において変換された新しいラベルＬ’をパラレル−シリアル変換して、光変調器２４に出力するＯＣＴＡ（Optically Clocked Transistor Array）２２を備えている。 - 特許庁

A voltage superimposition multiplex interface part 121 for modulating/demodulating a serial signal and a communication control part 122 for converting the serial signal into a parallel signal are provided in a communication interface part 12 of the ECU, and a CPU 11 of the ECU with a little information quantity and the communication control part 122 are parallel connected.例文帳に追加

シリアル信号の変復調を行なう電源重畳多重インタフェース部１２１と、シリアル信号をパラレル信号に変換する通信制御部１２２と、がＥＣＵの通信インタフェース部１２に設けられており、情報量小のＥＣＵのＣＰＵ１１と通信制御部１２２とをパラレル方式で接続する。 - 特許庁

The 2-channel parallel stereoscopic video signal received via input signal selection circuits 16, 17 is directly outputted via output signal selection circuits 14, 15 and given to the 2D/3D conversion circuit 12 as the serial stereoscopic video signal via a parallel serial conversion circuit 18.例文帳に追加

入力信号選択回路１６，１７を介して入力された２チャネルのパラレル立体映像信号は出力信号選択回路１４，１５を介して直接出力されるとともにパラレル−シリアル変換回路１８を介してシリアル立体映像信号として２Ｄ／３Ｄ変換回路１２に入力される。 - 特許庁

Also, a second addition part 737 of the serial/parallel conversion part 103 outputs a sum check error signal when first addition data prepared by adding image data by a first addition part 504 of the parallel/serial conversion part 102 and second addition data prepared by adding the image data by the second addition part 737 are different.例文帳に追加

また、シリアルパラレル変換部１０３の第２の加算部７３７は、パラレルシリアル変換部１０２の第１の加算部５０４が画像データを加算して作成した第１の加算データと第２の加算部７３７が上記画像データを加算した第２の加算データとが異なっている場合にサムチェックエラー信号を出力する。 - 特許庁

The image reader comprises a sensor 18 for reading an image, a serial output section 52 for outputting image data read by the image read sensor in serial format, and a plurality of parallel output sections 52 for outputting image data read of by the image read sensor in a plurality of types of parallel format.例文帳に追加

画像を読み取るための画像読取センサ１８と、画像読取センサにより読み取った画像データをシリアル形式で出力するためのシリアル出力部５２と、画像読取センサにより読み取った画像データを複数種類のパラレル形式で出力するための複数のパラレル出力部５２とを備える。 - 特許庁

A diode serial circuit composed of two diodes 2, 3, a capacitor serial circuit composed of two capacitors 4, 5, and a switching arm serial circuit, composed of two switching arms of which one is composed of a switching element 6 and a diode connected in antiparallel, and the other is composed of a switching element 7 and a diode 9 connected in antiparallel, are connected in parallel.例文帳に追加

２個のダイオード２，３からなるダイオード直列回路と、２個の共振コンデンサ４，５からなるコンデンサ直列回路と、逆並列接続されたスイッチング素子６及びダイオード８、スイッチング素子７及びダイオード９からそれぞれ構成された２個のスイッチングアームからなるスイッチングアーム直列回路とを並列接続する。 - 特許庁

On the other hand, in the fine mode, a parallel-serial conversion circuit 130 converts compression data TD01 and TD23 obtained by compressing every 2 bits (TD0, TD1 and TD2, TD3) of the test output data of the plurality of bits to one bit into one piece of serial data and then sequentially outputs the one piece of serial data as data DQ0.例文帳に追加

一方、ファインモードでは、複数ビットのテスト出力データの２ビット毎（ＴＤ０，ＴＤ１およびＴＤ２，ＴＤ３）を１ビットに圧縮した圧縮データＴＤ０１およびＴＤ２３を、パラレルシリアル変換回路１３０によって１シリアルデータに変換した上で、データＤＱ０として順次出力される。 - 特許庁

A parallel signal of 12 bit from a CDS (Correlated Double Sampling)&A/D section 103 or a parallel signal of 36 bit from an A/D section 104 is inputted in an LVDS conversion section 105, and the LVDS conversion section converts the inputted parallel signal into a serial signal for LVDS transmission.例文帳に追加

ＣＤＳ＆Ａ／Ｄ部１０３からの１２ｂｉｔのパラレル信号あるいはＡ／Ｄ部１０４からの３６ｂｉｔのパラレル信号は、ＬＶＤＳ変換部１０５に入力され、ＬＶＤＳ変換部１０５では入力されたパラレル信号をＬＶＤＳ伝送のためのシリアル信号に変換する。 - 特許庁

With the deflection yoke with a pair of vertical deflection coils connected in series having resistors of different resistance connected in parallel, a serial circuit of a capacitor and a resistor is connected in parallel with the vertical deflection coil with which the resistors of smaller resistance are connected in parallel.例文帳に追加

互いに異なる抵抗値の抵抗が並列接続された一対の垂直偏向コイルが直列接続されてなる偏向ヨークにおいて、抵抗値が小さな抵抗が並列接続される側の垂直偏向コイルに対して、コンデンサと抵抗の直列回路を並列接続する。 - 特許庁

To provide a pattern synchronization circuit which rearranges parallel signals resulting from applying serial/parallel conversion to a frame signal received by a pattern evaluation device so as to match a head position of the frame with a position of a bit 0 of the parallel signals, the mount area of which can be configured small.例文帳に追加

パターン評価装置に入力されるフレーム信号のシリアル−パラレル変換後のパラレル信号を並び替えて、フレームの先頭位置をパラレル信号のBIT０の位置に合わせるパターン同期回路において、実装面積が小さく構成することが可能となるパターン同期回路の提供。 - 特許庁