「Software verification」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

To provide an image forming apparatus that can surely ensuring the operation of equipment for which a software file has been remotely updated, and that consequently minimizes the equipment operation loads of a user, and to provide a remote updating verification method and program of the image forming apparatus.例文帳に追加

遠隔でソフトウェアファイルを更新した機器の動作保障を確実に行い、ユーザの機器操作負荷を最小限に抑えることができる画像形成装置、画像形成装置の遠隔更新検証方法及びプログラムを提供する。 - 特許庁

The validity verification processing program 17 performs simulation of a model by test case in cooperation with a model simulation program 14 in order to perform automatic verification of the validity of the test case to software created as a specifications model comprising a plurality of blocks and verifies the validity of the test case using input and output information of a block obtained by the simulation concerned.例文帳に追加

複数のブロックから構成されるモデルを仕様として作成したソフトウェアに対するテストケースの妥当性を自動検証すべく、妥当性検証処理プログラム１７は、モデルシミュレーションプログラム１４と協動してテストケースによるモデルのシミュレーションを行って当該シミュレーションにより得られたブロックの入出力情報を用いてテストケースの妥当性を検証する。 - 特許庁

To provide a static timing verification method, capable of verifying half-period transfer and one-period transfer in original transfer modes, respectively, when the respective transfers are included on the same path in a LIS including a synchronous circuit composed of a latch circuit that is a target circuit of static timing verification, which is configured in the form of including a software macro circuit and a hardware macro circuit.例文帳に追加

静的タイミング検証の対象回路であるラッチ回路で構成される同期回路がソフトマクロによる回路とハードマクロによる回路とが混在する形で構成されるＬＳＩにおいて、同一パス上に半周期転送と１周期転送とが混在する場合に、それぞれの転送を本来の転送態様で検証することを可能にする静的タイミング検証方法を得ること。 - 特許庁

Selective application processing from a plurality of algorithm elements for the security check processing, e.g. hash processing, encrypting/ decrypting processing and electronic signature verification processing, of a program to be downloaded to reconstitution available logic in the radio communication apparatus for software radio (SDR) and selective application of encrypting/decrypting processing keys and electronic signature verification processing keys can be attained.例文帳に追加

ソフトウェア無線（ＳＤＲ）としての無線通信装置内の再構成可能ロジックにダウンロードするプログラムに対するセキュリテイチェック処理、例えばハッシュ処理、暗号化／復号化処理、電子署名検証処理の各アルゴリズムについて、複数アルゴリズムからの選択適用処理、また暗号化／復号化処理鍵、電子署名検証処理用鍵についての選択的適用を可能とした。 - 特許庁

In this system verification device 100, a microcomputer 110 for switch control for setting a switch circuit 111 by program execution is mounted on a target board 101, and switch control on the target board 101 is controlled by software from a terminal 104 at a remote place.例文帳に追加

システム検証装置１００は、ターゲットボード１０１に、スイッチ回路１１１の設定をプログラム実行により行うスイッチ制御用マイクロコンピュータ１１０を実装し、ターゲットボード１０１上のスイッチ制御を遠隔地の端末１０４からソフトウェアによって制御する。 - 特許庁

To obtain a real-time simulation and real-time simulation method which can shorten the time required for development of software and hardware of an electronic device using a microcomputer of a control device as a product, also shorten the time required for verification and can improve contents to be verified.例文帳に追加

製品である制御装置のマイクロコンピュータを使用する電子機器のソフトウエア並びにハードウエアを開発する時間の短縮、検証する時間の短縮、検証する内容の充実を図ることができるリアルタイムシミュレータおよびリアルタイムシミュレーション方法を得る。 - 特許庁

An interactive screen, such as an end-user license agreement or verification form, is displayed on the graphic display 13 of a wireless device 12 when the wireless device connects to a network server on a wireless network and attempts to access or download software applications and data.例文帳に追加

ワイヤレスデバイスがワイヤレスネットワーク上のネットワークサーバに接続し、ソフトウェアアプリケーション及びデータのアクセス又はダウンロードを試行する時に、エンドユーザライセンス契約書又は検証フォームのような対話式スクリーンをワイヤレスデバイス１２のグラフィックディスプレイ１３上に表示する。 - 特許庁

To improve development efficiency by dispensing with the repetition of program correction and reevaluation every occurrence of error, in the program operation verification of microcomputer software using an evaluation scenario, and preventing the occurrence of evaluation waiting depending on the decision and undecision of a standard specification.例文帳に追加

評価シナリオを用いたマイクロコンピュータソフトウェアのプログラム動作検証において、エラー発生の都度プログラム修正と再評価を繰り返すことを不要にし、実機仕様の決定と未定の存在による評価待ちの発生を防止し、開発効率を向上させる。 - 特許庁

This AV apparatus control module verifying device is provided with a control information storing part 101 for storing control information notified by a verification object module 110 (AV control software), and a stream component acquiring part 103 for acquiring a stream component corresponding to the control information.例文帳に追加

検証対象モジュール１１０（ＡＶ制御ソフトウェア）が通知した制御情報を保持する制御情報保持部１０１を設け、さらに、前記制御情報に対応したストリーム構成要素を取得するストリーム構成要素取得部１０３を設ける。 - 特許庁

A verification support device 100 is configured to, when transferring data to be executed from each of a software simulator 110 or a hardware simulator 120 to another simulator, specify processing time lag corresponding to the specifications of each simulator, and to perform scheduling while adjusting the specified lag.例文帳に追加

検証支援装置１００は、ソフトウェアシミュレータ１１０や、ハードウェアシミュレータ１２０それぞれから他のシミュレータに対して実行対象データの転送を行う際に、各シミュレータの仕様に応じた処理時間のズレを特定し、特定したズレを調整したスケジューリングを行う。 - 特許庁

To provide an evaluation system capable of omitting manual operation prone to cause an operation error for shortening a time required for debugging and improving quality by automating evaluation work such as data input, output of an operation result, or verification in software evaluation based on simulation.例文帳に追加

シミュレーションによるソフトウェアの評価において、データ入力、動作結果の出力、または検証等の評価作業を自動化することにより、作業ミスの発生しやすい手作業を省略して、デバッグに要する期間の短縮と品質の向上を実現し得る評価システムを提供する。 - 特許庁

Thus, it is possible to newly prepare control program preparation software capable of outputting a control program without interrupting the communication relay, or to repeat the update and verification of the control program without switching the connection while it is not necessary to add any switcher to a control system 1.例文帳に追加

これにより、通信中継を阻害せずに制御プログラムを出力可能な制御プログラム作成ソフトを新たに作成したり、切り換え器を制御システム１に追加する必要がないにも拘らず、接続を切り換えずに、制御プログラムの更新と検証とを繰り返すことができる。 - 特許庁

19. In relation to audit procedures for retirement benefit allowance, which the audit client calculated by using package software, the audit team failed to perform those procedures to ascertain the reliability of the software and perform a substantive test, such as vouching or calculation verification on a sample basis, in order to check the accuracy of the year-end allowance balance. 例文帳に追加

・ 被監査会社が市販のパッケージソフトウェアを利用して算定した退職給付債務について、当該パッケージソフトウェアの信頼性を検証するための手続を実施していないほか、期末の退職給付債務額について、退職給付の個人別データのサンプル抽出による関連証憑資料との照合や計算チェック等の退職給付債務計算の正確性を検証する手続を実施していない。 - 金融庁

The semiconductor integrated circuit 1 comprising both the functional hardware having the prescribed functions and the CPU for implementing the prescribed functions by executing software programs is provided with both a first storage part 6 for storing test data generated by the CPU for verifying the functions of the semiconductor integrated circuit 1 and a second storage part 7 for storing verification result data on the results of verification on the functions of the semiconductor integrated circuit 1.例文帳に追加

所定の機能を有する機能ハードウェアと、ソフトウェアのプログラムを実行することにより所定の機能を実現するＣＰＵとからなる半導体集積回路１において、ＣＰＵが生成した半導体集積回路１の機能検証を行うためのテストデータを格納する第１の記憶部６と、半導体集積回路１の機能検証の結果に関する検証結果データを格納する第２の記憶部７とを備えるように構成される。 - 特許庁

An information processing device comprises: trap insertion means that shapes a verification target program according to a coverage criterion and inserts a trap; software model inspection means that performs software model inspection on the trap-inserted program to which the trap is inserted by the trap insertion means, and outputs path information satisfying the coverage criterion; and precondition generation means that generates a precondition satisfying the coverage criterion from the path information.例文帳に追加

検証対象プログラムをカバレッジ基準に応じて整形しトラップを挿入するトラップ挿入手段と、前記トラップ挿入手段によってトラップを挿入されたトラップ入りプログラムについてソフトウェアモデル検査を行い、前記カバレッジ基準を満たすパス情報を出力するソフトウェアモデル検査手段と、前記パス情報から前記カバレッジ基準を満たす事前条件を生成する事前条件生成手段と、を備えたことを特徴とする。 - 特許庁

A parity error generation instruction circuit 7 instructs, when an external pality error generation control signal S2 is "1" in system software verification, a parity bit generation circuit 8 to generate a parity bit PB of an error value obtained by inverting a normal value, when a CPU 1 accesses an address which should generate a parity error in a pseudo manner within a memory 5.例文帳に追加

パリティエラー発生指示回路７は、外部パリティエラー発生制御信号Ｓ２＝“１”とされ、システムソフトウエア検証時とされると、ＣＰＵ１からメモリ５内の擬似的にパリティエラーを発生すべきアドレスにアクセスが行われたときに、正常値を反転してなるエラー値のパリティビットＰＢを生成することをパリティビット生成回路８に指示する。 - 特許庁

In verification of software by simulation, at the time of an occurrence of an event activating a task to be executed, group changeover mechanism means included in the simulation device refers to a priority management table for managing priorities of CPU assignment to plural task groups stored in a storage area and changes priorities of the plural task groups.例文帳に追加

上記課題は、シミュレーションによるソフトウェアの検証において、実行するタスクを起動するイベントの発生時に、記憶領域に格納された複数のタスクグループに対するＣＰＵ割当ての優先度を管理する優先度管理テーブルを参照し、該複数のタスクグループの優先度を変更するグループ切換機構手段を有することを特徴とするシミュレーション装置により達成される。 - 特許庁

When it is checked that the correction verification is completed, the RV management part 201 performs the automatic release of the software program from the development environment server to the real environment server.例文帳に追加

利用者からのソフトウェアプログラムの改訂要望の起票を受け付けるＲＶ管理テーブル２０１と、本番環境と開発環境のプログラムの差異をチェックし、差異情報を起票された改訂要望に記述する差異チェック部２０２と、実際にリリースの指示があった場合、改訂要望を参照して改訂情報が記述されていれば、修正検証完了とするチェックを行うリリースチェック部２０３と、を備え、ＲＶ管理テーブル２０１は、修正検証完了のチェックがあれば、開発環境サーバから本番環境サーバへとソフトウェアプログラムの自動リリースを行う。 - 特許庁