「Tr」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

Furthermore, an N-well 6 is formed in a peripheral PMOS Tr 53 region.例文帳に追加

さらに、周辺PMOSTr53領域には、Nウェル6が形成されている。 - 特許庁

The semiconductor substrate has a plurality of transistors Tr provided on a surface.例文帳に追加

半導体基板は、複数のトランジスタＴｒを面上に設置する。 - 特許庁

Then, an alarm is generated in response to the trigger signal S_tr.例文帳に追加

次いで、前記トリガ信号Ｓ_ｔｒに応答してアラームが発生する。 - 特許庁

When a tray TR is pushed up relative to a stretch film SF and when the tray TR does not hit a discharge pusher 44, one ends of a first right push/move member and a first left push/move member 440-1 facing the tray TR push/move the tray TR.例文帳に追加

ストレッチフィルムＳＦに対してトレーＴＲが突き上げられた場合に、当該トレーＴＲが排出プッシャー４４に当たらない場合には、当該トレーＴＲと対向する、第１の左側押動部材４４０−１及び第１の右側押動部材の一端が当該トレーＴＲを押動する。 - 特許庁

The CS forms a signal for controlling the turning-off of the TR Q.例文帳に追加

ＣＳは、Ｑのタ−ンオフを制御する信号を形成する。 - 特許庁

A TR M11 whose gate electrode level is fixed discharges the charge stored in the capacitor C1.例文帳に追加

容量Ｃ１の放電はゲート電極を固定したＭ１１で行う。 - 特許庁

A sampling circuit 140 is equipped with (n) pieces of transistor (TR) groups U1 to Un.例文帳に追加

サンプリング回路１４０は、ｎ個のトランジスタ群Ｕ１〜Ｕｎを備える。 - 特許庁

The carrier is applied to the TR so that an amplitude at the drain or the collector is saturated.例文帳に追加

搬送波は、ドレイン又はコレクタで振幅が飽和するよう印加する。 - 特許庁

Or a resistor may be connected respectively between the emitter of the TR Q1 and a base of the power TR Q0 and between a collector of the TR Q4 and a base of the power TR Q0 in place of an RF signal cut coil L1.例文帳に追加

ＲＦ信号カット用コイルＬ１の替わりに、トランジスタＱ１のエミッタとパワートランジスタＱ０のベースとの間及びトランジスタＱ４のコレクタとパワートランジスタＱ０のベースとの間にそれぞれ抵抗を接続してもよい。 - 特許庁

The collector of an oscillation TR 22 is connected to a power terminal 40.例文帳に追加

発振用トランジスタ２２のコレクタは、電源端子４０に接続される。 - 特許庁

In the case an LED 22 represented by a characteristic curve A is used, for example, when a transistor Tr fails to cause short-circuit between a collector and an emitter of the transistor Tr, a voltage applied to the LED 22 rises from V1 at a point A1 to exceed V2, in a short time.例文帳に追加

特性Ａで示したＬＥＤ22を使用すると、例えばトランジスタTrの故障によりこのトランジスタTrのコレクタ−エミッタ間が短絡した場合には、ＬＥＤ22に掛かる電圧がＡ１時のＶ1からＶ2を超えるように短時間のうちに上昇する。 - 特許庁

A load 8 is connected to the drain of the TR 5.例文帳に追加

また、トランジスタ５のドレインには、負荷８が接続されている。 - 特許庁

A recess TR is formed on the surface of the insulating film II4.例文帳に追加

上記絶縁膜ＩＩ４の表面には凹部ＴＲが形成されている。 - 特許庁

Then, an alarm is generated in response to the trigger signal S_tr.例文帳に追加

次いで、前記トリガ信号Ｓ_ｔｒに応答してアラームが発生する。 - 特許庁

Wireless apparatuses at a vehicle side select beacon slots 6 to 25 on the basis of a random access time Tr, a beacon synchronization correction wireless apparatus 10 selects beacon slots 26 to 30 on the basis of the random access time Tr, and a relation of road side Tr > vehicle side Tr holds.例文帳に追加

車両側の無線装置ではランダムアクセス遅延時間Ｔｒから６〜２５のビーコンスロットが選択され、ビーコン同期補正無線装置１０ではランダムアクセス遅延時間Ｔｒから２６〜３０のビーコンスロットが選択され、路側のＴｒ＞車両側のＴｒとなる。 - 特許庁

A wheel speed sensor 2 is provided at each of tires TR of a vehicle 1.例文帳に追加

車両１の各タイヤＴＲには車輪速度センサ２が配設されている。 - 特許庁

A wheel speed sensor 2 is arranged on the respective tires TR of a vehicle 1.例文帳に追加

車両１の各タイヤＴＲには車輪速度センサ２が配設されている。 - 特許庁

TR TYPE COMPUTERIZED TOMOGRAPHIC APPARATUS AND RADIATION DETECTOR例文帳に追加

ＴＲ方式コンピュータ断層撮影装置及び放射線検出装置 - 特許庁

To properly determine deterioration of a TR limiter, in a radar.例文帳に追加

レーダにおけるＴＲリミッタの劣化判定を適切に行う。 - 特許庁

The trench TR is filled with a buried conductive layer BC.例文帳に追加

埋め込み導電層ＢＣはトレンチＴＲ内を埋め込んでいる。 - 特許庁

A wheel speed sensor 2 is arranged in each tire TR of a vehicle 1.例文帳に追加

車両１の各タイヤＴＲには車輪速度センサ２が配設されている。 - 特許庁

The oscillator is provided with an oscillator circuit 1 having the oscillator TR 2 and with an amplifier circuit 21 that has the amplifier TR 22 and amplifies the oscillation signal outputted from the oscillator circuit 1, and a common bias voltage is applied to the bases of the oscillator TR 2 and the amplifier TR 22.例文帳に追加

発振トランジスタ２を有する発振回路１と、増幅トランジスタ２２を有すると共に、発振回路１から出力される発振信号を増幅する増幅回路２１とを備え、発振トランジスタ２のベースと増幅トランジスタ２２のベースとに共通のバイアス電圧を印加した。 - 特許庁

An embedded conductive film BC is so formed as to fill the groove TR.例文帳に追加

溝ＴＲ内を埋め込むように埋め込み導電膜ＢＣが形成される。 - 特許庁

A schedule preparation time TC_2 is compared with a reference time TR, and when the schedule preparation time TC_2 exceeds the reference time TR, a prescribed time TS is added to the reference time TR, and scheduling is repeated until the preparation of the schedule is made available within a new reference time TR'.例文帳に追加

スケジュール作成時間Ｔ_C2と基準時間Ｔ_Rとを比較し、基準時間Ｔ_Rを越えている場合には基準時間Ｔ_Rに所定の時間Ｔ_Sを加算し、スケジュールの作成が新たな基準時間Ｔ_R´内でできるまでスケジューリングを繰り返す。 - 特許庁

When an output transistor(TR) is conductive, after a constant current flowing to a load is set to an optional value, and when the output TR is switched to supply a prescribed current to the load and the output TR is conductive, an excessive base current is separately supplied to the base of the output TR.例文帳に追加

出力用トランジスタがオンした際に負荷に流れる一定電流を任意の値に設定した後、出力用トランジスタをスイッチングさせて負荷に所定電流を供給する際に、前記出力用トランジスタがオンした際に、そのベースに過剰なベース電流を別途供給する。 - 特許庁

A normal transistor(TR), not a high breakdown voltage TR, is employed for a PMOS TR MP1 and an NMOS TR MN1 configuring an output driver and a resistor 20 is inserted between drains of the MOS TRs and an external terminal 17.例文帳に追加

出力ドライバを構成するＰＭＯＳトランジスタＭＰ１およびＮＭＯＳトランジスタＭＮ１を、高耐圧用ではなく通常のＭＯＳトランジスタとし、それらＭＯＳトランジスタのドレインと外部端子１７との間に抵抗２０を挿入す。 - 特許庁

To recognize a logic gate from Tr circuit information.例文帳に追加

本発明は、Ｔｒ回路情報から論理ゲートを認識する。 - 特許庁

A target torque calculation part 71d calculates target torque Tr_t based on the maximum acceleration demand coefficient α_peak and torque difference between the target torque without assist Tr_non and the maximum assist target torque Tr_max.例文帳に追加

目標トルク演算部７１ｄは、アシスト無目標トルクＴｒ＿nonと最大アシスト目標トルクＴｒ＿maxとのトルク差ΔＴｒ及び最大加速要求係数α＿peakを基に、目標トルクＴｒ＿tを算出する。 - 特許庁

The protection circuit is constituted of bidirectional constant voltage diodes D_1, D_2, a 1st bipolar transistor (TR) Q_1, a 2nd bipolar TR Q_2, and a 3rd bipolar TR Q_3.例文帳に追加

双方向定電圧ダイオードＤ_１、Ｄ_２と、第１のバイポーラトランジスタＱ_１と、第２のバイポーラトランジスタＱ_２と、第３のバイポーラトランジスタＱ_３とにより保護回路を構成する。 - 特許庁

The collector of an input TR 19 is connected to the base of a TR 181 in the circuit 18, and the emitter of the TR 19 is connected to the emitter of the IGBT 3.例文帳に追加

ゲートドライブ回路１８のトランジスタ１８１のベースには入力トランジスタ１９のコレクタが接続され、入力トランジスタ１９のエミッタはＩＧＢＴ３のエミッタに接続されている。 - 特許庁

When each pixel is reset, the MOS TR T1 is turned off and the MOS TR T5 is turned on to give a prescribed voltage to a gate and a drain of the MOS TR T2.例文帳に追加

各画素がリセット動作を行う際、ＭＯＳトランジスタＴ１をＯＦＦにするとともにＭＯＳトランジスタＴ５をＯＮにしてＭＯＳトランジスタＴ２のゲート及びドレインに一定電圧を与える。 - 特許庁

When the TR 11 is off, voltage Vcc as an H level is impressed through a resistor R4 to the base of a TR 12 and the TR 12 goes off.例文帳に追加

トランジスタ１１がオフ状態のときには、トランジスタ１２のベースに、Ｈレベルとしての電圧Ｖ_CCが、抵抗Ｒ_4を介して印加され、トランジスタ１２はオフ状態となる。 - 特許庁

A TR Q20 is connected to a base of a TR Q4 configuring the current mirror circuit via a resistor 20 with the TR Q3.例文帳に追加

トランジスタＱ３とともにカレントミラー回路を構成するトランジスタＱ４のベースには抵抗Ｒ２０を介してトランジスタＱ２０が接続されている。 - 特許庁

A differential pair 3 connected to a constant current source 4 consists of a 1st PMOS TR 1 and a 2nd PMOS TR 20 whose gate threshold voltage is higher than that of the TR 1.例文帳に追加

定電流源４に接続された差動対３は、第１のＰＭＯＳ型トランジスタ１及びこれよりゲートしきい値電圧が大きな値の第２のＰＭＯＳ型トランジスタ２０より成る。 - 特許庁

The tray Tr is put on a table 16 which can rise and fall, the trays Tr is piled up in order while parts are stored in the tray Tr, and a spacer is inserted in a middle.例文帳に追加

昇降可能なテーブル１６上にトレイＴｒを置き、該トレイＴｒに部品を収納しながら順次トレイＴｒを積み重ねるとともに、その途中にスペーサ５を介挿する。 - 特許庁

The TR Q4 makes the TR Q3 conductive in the DVD mode, to turn on the TR Q1 on the basis of the A-Mute signal from the DVD player 5, so as to apply audio muting.例文帳に追加

トランジスタＱ４は、ＤＶＤモードのときトランジスタＱ３を導通させ、ＤＶＤプレーヤ５からのＡ−Ｍｕｔｅ信号に基いてトランジスタＱ１をオンし、音声ミュートをかける。 - 特許庁

An OFF improvement means 10 comprising a 3rd TR 11, a Zener diode 12, a current limit resistor 13, and a capacitor 14 is provided between a 1st TR 1 and a 2nd TR 4.例文帳に追加

第１のトランジスタ１と第２のトランジスタ４の間に第３のトランジスタ１１と、ツェナーダイオード１２と、電流制限抵抗１３と、コンデンサ１４によるＯＦＦ改善手段１０を設ける。 - 特許庁

When a vehicle is powering (YES at S100), a transistor TR (0) is sustained in a nonconducting state and switching between conducting state and nonconducting state of transistors TR (1) and TR (2) is performed in the same phase (S200).例文帳に追加

車両が力行している場合（Ｓ１００にてＹＥＳ）、トランジスタＴＲ（０）を非通電状態に維持し、トランジスタＴＲ（１）およびトランジスタＴＲ（２）の通電状態と非通電状態との切換を同位相で行なう（Ｓ２００）。 - 特許庁

The transistors TR (1) and TR (2) are switched alternately to conducting state at the same timing as the transistors TR (0) is switched to the conducting state.例文帳に追加

このとき、トランジスタＴＲ（０）が通電状態にされるタイミングと同じタイミングで、交互にトランジスタＴＲ（１）およびトランジスタＴＲ（２）が通電状態にされる。 - 特許庁

After a period for the coarse adjustment of the Tr gain is finished, a ratio of FE to TE of the amplitude in the coarse adjustment of the Tr gain is calculated, or a duty ratio of OFT in the coarse adjustment of the Tr gain is read out.例文帳に追加

Ｔｒ粗ゲイン調整期間終了後、Ｔｒ粗ゲイン調整中のＦＥ及びＴＥの振幅比を算出するか、又はＴｒ粗ゲイン調整中のＯＦＴデューティ比を読出す。 - 特許庁

Therefore, when the preparation of the schedule within the reference time TR fails, the reference time TR is gradually extended, and when the preparation of the schedule is completed in a short time, processing is started after the short reference time TR.例文帳に追加

したがって、基準時間Ｔ_R内におけるスケジュールに失敗する場合には基準時間Ｔ_Rが徐々に延長される一方、短時間でスケジュールが完了した場合には短い基準時間Ｔ_R後に処理が開始される。 - 特許庁

The emitter of the TR Q10 is connected to a common base of TRs Q5, Q6, and the base of the TR Q10 is connected to a common collector of TRs Q3, Q5 and the collector of the TR Q10 is connected to ground (GND).例文帳に追加

そのエミッタは、トランジスタＱ５、Ｑ６の共通ベースに接続され、そのベースはＱ３、Ｑ５の共通コレクタに接続され、そのコレクタは、アース（ＧＮＤ）に接続されている。 - 特許庁

An emitter follower TR is connected to a base terminal of an amplifier TR 21 as a bias supply TR 22 that supplies a bias current in response to a control input voltage inputted from the outside.例文帳に追加

増幅用トランジスタ２１のベース端子に、外部から入力された制御入力電圧に応じたバイアス電流を供給するバイアス供給用トランジスタ２２としてエミッタフォロワトランジスタを接続する。 - 特許庁

A 1st source follower circuit in this output circuit consist of a 1st MOS transistor(TR) Q11 and a 2nd MOS load TR Q15 connected to the 1st MOS TR Q11 via a vertical signal line.例文帳に追加

第１ＭＯＳトランジスタＱ11と、第１ＭＯＳトランジスタＱ11に垂直信号線を介して接続された負荷用の第２ＭＯＳトランジスタＱ15とで第１のソースフォロワ回路を形成する。 - 特許庁

This logic circuit is provided with a noise reduction NMOS transistor(TR) N2 and an inverter IV2 for controlling the TR N2, in addition to a PMOS TR P0, NNMOS TRs N0, N1 and an output buffer IV1.例文帳に追加

ＰＭＯＳトランジスタＰ０、ＮＭＯＳトランジスタＮ０、Ｎ１、及び出力バッファＩＶ１に加えて、ノイズ低減用のＮＭＯＳトランジスタＮ２と、それを制御するためのインバータＩＶ２とを備えている。 - 特許庁