「WDT」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To provide a WDT circuit capable of attaining operating frequency improvement and stabilization.例文帳に追加

動作周波数の向上と安定化を図ることができるＷＤＴ回路を提供する。 - 特許庁

To provide a nonvolatile semiconductor memory device which does not cause write disturbance (WDT).例文帳に追加

ライトディスターブ（ＷＤＴ）が発生しない不揮発性半導体記憶装置を提供する。 - 特許庁

A backup memory 14, a DMA control part 21, and a WDT (a watchdog timer) are installed.例文帳に追加

バックアップメモリ１４と、ＤＭＡ制御部２１と、ＷＤＴ（ウォッチドグタイマ）とを設ける。 - 特許庁

The microcomputer 10 can identify whether the reset signal to the rest input terminal R is caused by the low voltage or by the WDT abnormality by WDT reset signal reference.例文帳に追加

マイクロコンピュータ１０ではＷＤＴリセット信号参照により、リセット入力端子Ｒへのリセット信号が低電圧によるものかＷＤＴ異常によるものかを識別できる。 - 特許庁

Namely, an arrangement interval Wdt of a partition 42, and a width Wst of the red organic light-emitting element 10R or the green organic light-emitting element 10G satisfy the relationship of Wdt>Wst.例文帳に追加

すなわち、隔壁４２の配置間隔Ｗｄｔ、赤色有機発光素子１０Ｒまたは緑色有機発光素子１０Ｇの幅Ｗｓｔは、Ｗｄｔ＞Ｗｓｔを満たす。 - 特許庁

This achieves higher accuracy in coping with abnormality by using the WDT.例文帳に追加

こうすることによって、ＷＤＴによる異常時への対処の確実性を高めることができる。 - 特許庁

In the case nothing is written in the WDT 292 even though a predetermined time passes, the WDT 292 determines that the sub CPU 280 goes out of control, and cuts off the power source of the whole image forming apparatus 50.例文帳に追加

ＷＤＴ２９２に一定時間経過しても書き込みがなされない場合は、ＷＤＴ２９２は、サブＣＰＵ２８０の暴走と判断し、画像形成装置５０全体の電源をオフさせる。 - 特許庁

To ensure and facilitate a fault monitoring for an application in a computer system without a WDT function.例文帳に追加

ＷＤＴ機能をもたないコンピュータシステムにおけるアプリケーションの異常監視を確実、容易にする。 - 特許庁

The CPU in the CPU chip set 11 stops the timer operation of the WDT 14 when start processing normally ends.例文帳に追加

CPUチップセット１１内のCPUは、起動処理が正常に終了したタイミングでWDT１４の計時動作を停止させる。 - 特許庁

Further, the CPU 31 has a watch dog timer(WDT) task 69 which is started by the communication task 63.例文帳に追加

更に、ＣＰＵ３１は、通信タスク６３によって起動されるウォッチドッグタイマ（ＷＤＴ）タスク６９を有する。 - 特許庁

To reduce the program capacity while securing safety in the action of a watchdog timer (WDT).例文帳に追加

遊技機において、ウォッチドッグタイマ（ＷＤＴ）の動作の安定性を確保しつつ、そのプログラム容量を低減する。 - 特許庁

To enable more accurate coping with abnormality in the control of a game machine by using a watchdog timer (WDT).例文帳に追加

遊技機の制御に異常が生じた場合に、ウォッチドッグタイマ（ＷＤＴ）でより確実に対処可能とする。 - 特許庁

A CPU chip set control IO 12 issues instructions to a CPU in a CPU chip set 11 to execute hardware reset processing, and starts timer operation of WDT 14 when power is turned on or when a rest signal is input from the WDT 14.例文帳に追加

CPUチップセット制御IO１２が、電源が投入されたタイミング又はWDT１４からリセット信号が入力されたタイミングで、CPUチップセット１１内のCPUにハードウェアリセット処理の実行を指示すると共にWDT１４の計時動作を開始させる。 - 特許庁

To provide an image forming apparatus that prevents unnecessary operation of a watch dog timer (WDT) that monitors operation of a CPU.例文帳に追加

ＣＰＵの動作を監視するウォッチドッグタイマ（ＷＤＴ）の不要な動作を防止して消費電力を低減する。 - 特許庁

One CPU 126 is provided as a standby channel in the channel Ch-B to monitor it in a WDT(watch dog timer) circuit 128.例文帳に追加

Ｃｈ−Ｂは待機チャネルとして１個のＣＰＵ１２６を設けて、ＷＤＴ（ウォッチドッグタイマ）回路１２８で監視する。 - 特許庁

The game machine is provided with a WDT control circuit 154 for detecting abnormality in a CPU 102 of the main control board.例文帳に追加

遊技機において、主制御基板のＣＰＵ１０２の異常を検出するために、ＷＤＴ制御回路１５４を設ける。 - 特許庁

A WDT 25 performs the counting to prevent the underflow state at predetermined time intervals by a built-in ROM program.例文帳に追加

ＷＤＴ２５は、内蔵ＲＯＭプログラムによって所定の時間間隔でアンダーフロー状態とならないようにカウントを行う。 - 特許庁

The CPU 102 makes the setting to starting of the WDT by loading prescribed setting information into a control register 156 twice.例文帳に追加

ＣＰＵ１０２は、所定の設定情報を２回、コントロールレジスタ１５６に書き込むことによって、ＷＤＴを設定・起動する。 - 特許庁

To perform a self-test of operations of WDT (watchdog timer) for monitoring CPU (Central Processing Unit) runaways during the operation of a CPU.例文帳に追加

ＣＰＵ（マイクロプロセッサ）の暴走監視を行うＷＤＴ（ウォッチドッグタイマ）の動作をＣＰＵの運転中に自己診断する。 - 特許庁

A WDT diagnosing circuit 20 outputs a reset signal when a pulse signal from a CPU 10 is away from a prescribed period.例文帳に追加

ＷＤＴ診断回路２０は、ＣＰＵ１０からのパルス信号が所定周期から外れた場合にリセット信号を出力する。 - 特許庁

For example, when a memory 1 is tested by a marching algorithm, the write data WDT of n-bit all "0" is outputted from a CPU 2.例文帳に追加

例えば、メモリ１をマーチング・アルゴリズムで試験する場合、ＣＰＵ２からｎビットのオール“０”の書き込みデータＷＤＴを出力する。 - 特許庁

A storage circuit part 20 receives a storage clear signal from the low voltage detection part, and outputs a WDT reset signal that is a Hi level to a WDT reset signal input terminal W when the reset signal is inputted to the reset input terminal R while not detecting the low voltage.例文帳に追加

記憶回路部２０は低電圧検出部から記憶クリア信号を受けて、低電圧を検出していない間にリセット入力端子Ｒへのリセット信号があるときはＨｉレベルとなるＷＤＴリセット信号をマイクロコンピュータのＷＤＴリセット信号入力端子Ｗへ出力する。 - 特許庁

A WDT control register 12 outputs a termination control signal 106 and an operation control signal 107 for the WDT counter 11, and a reset signal output enable 108 and an NMI(nonmaskable interrupt) signal output enable 109 for selecting an output signal of an output control circuit 13.例文帳に追加

ＷＤＴ制御レジスタ１２は、ＷＤＴカウンタ１１の停止制御信号１０６及び動作制御信号１０７と、出力制御回路１３の出力信号を選択するリセット信号出力イネーブル１０８及びＮＭＩ信号出力イネーブル１０９を出力する。 - 特許庁

When a processor 1 detects operation abnormality with a watchdog timer(WDT) 20-1, an abnormality detection interruption INTREQA (WDTOUT) is generated to a processor 2.例文帳に追加

プロセッサ１がウォッチドッグタイマＷＤＴ２０-1により動作異常を検出すると、異常検出割り込みＩＮＴＲＥＱＡ（ＷＤＴＯＵＴ）をプロセッサ２に対して発生する。 - 特許庁

When the WDT 25 is brought into the underflow state during the operation in the single chip mode, the generation of abnormality is determined, and an underflow state signal is transmitted.例文帳に追加

シングルチップモードによる動作中に、ＷＤＴ２５がアンダーフロー状態となると、異常発生と判断してアンダーフロー状態信号を送出する。 - 特許庁

To provide an information processor enabling resetting to resolve a lock phenomenon while supplementing detection of a start defect by a WDT (Watchdog Timer) function.例文帳に追加

ＷＤＴ機能による起動不良の検知を補い、ロック現象解消のためのリセットを行うことが可能な情報処理装置を提供する。 - 特許庁

A WDT(watchdog timer) counter 11 counts input clock 101, and outputs an overflow signal 105 when the count exceeds a prescribed overflow value.例文帳に追加

ＷＤＴカウンタ１１は入力クロック１０１をカウントし、そのカウント値が所定のオーバーフロー値を超えたときにオーバーフロー信号１０５を出力する。 - 特許庁

The initialization register 157 is provided with three registers 157a-157c and when optional values are loaded into all of the registers, the counting of time of the WDT is reset.例文帳に追加

初期化レジスタ１５７には、３つのレジスタ１５７ａ〜１５７ｃを設け、これら全てに任意の値が書き込まれた時に、ＷＤＴの計時をリセットする。 - 特許庁

When WDT failure or open failure or the like on a route to the reset signal input terminal occurs, the reset signal is not changed so that the abnormality can be detected.例文帳に追加

ＷＤＴ故障やリセット信号入力端子までの経路にオープン故障等があるとリセット信号が変化しないから異常が検出できる。 - 特許庁

In the active or standby phase, the CPU 1 (CPU 2) refers to the register 1b (2b) as checks looped every time a WDT counter 1c (2c) is reset.例文帳に追加

運用中、または待機中、ＣＰＵ１（ＣＰＵ２）はレジスタ１ｂ（２ｂ）を参照し、ＷＤＴカウンタ１ｃ（２ｃ）をリセットごとにループしながらチェックする。 - 特許庁

To provide a WDT diagnosing system capable of diagnosing the presence or absence of the abnormality of not only a watch dog timer but also a reset signal input terminal.例文帳に追加

ウオッチドッグタイマのみならず、リセット信号入力端子までの異常の有無まで診断できるようにしたＷＤＴ診断システムを提供する。 - 特許庁

This machine is also provided with a clear processing ST 37 obstructing the functioning of the watch dog timer WDT by outputting the clear signals at intervals within a prescribed time and a system reset circuit 52 outputting an initial signal PS in inputting a power supply and delaying the timing of functioning of the watch dog timer WDT.例文帳に追加

一定時間以内の間隔でクリア信号を出力することによって、ウォッチドッグタイマＷＤＴが機能することを阻止するクリア処理ＳＴ３７と、電源投入時にイニシャル信号ＰＳを出力して、ウォッチドッグタイマＷＤＴが機能するタイミングを遅らせるシステムリセット回路５２とを設けた。 - 特許庁

At the time of receiving an operation stop signal, an operation control part 61 stops the output of an operation instruction to a timer initializing part 63, and stops the initialization of the time measurement of a WDT 62 by the timer initializing part 63, and makes the WDT 62 to output a reset signal after the lapse of a prescribed time T.例文帳に追加

動作停止信号を受信すると、動作制御部６１は、タイマ初期化部６３に対する動作指示の出力を停止させ、タイマ初期化部６３によるＷＤＴ６２の時間計測を初期化を停止させ、ＷＤＴ６２に、所定の時間Ｔが経過した後のリセット信号を出力させる。 - 特許庁

In this case, it is determined that the sub CPU 280 normally operates as the sub CPU 280 regularly writes data in a writable area in a WDT 292.例文帳に追加

このとき、サブＣＰＵ２８０は、定期的にＷＤＴ２９２内の書き込み可能領域にデータを書き込むことで、サブＣＰＵ２８０が正常に動作していると判断される。 - 特許庁

The WDT control circuit 154 starts to reset the CPU 102 when a reference time passes with an initialization register 157 left unloaded into it.例文帳に追加

ＷＤＴ制御回路１５４は、初期化レジスタ１５７への書き込みが行われることなく基準時間が経過すると、ＣＰＵ１０２にリセットをかける回路である。 - 特許庁

A control circuit 22 determines whether "one piece of change data" which changes a state of a memory cell from a write-in state to an erasure state is included in a write data train WDT.例文帳に追加

制御回路２２は、メモリセルの状態を書き込み状態から消去状態に変更する「１変更データ」がライトデータ列ＷＤＴに含まれるか否かを判定する。 - 特許庁

To solve the problem that it is difficult to search the factor of failure since information such as the stop part of a program is not left as records in restoring the operation of a CPU in a conventional WDT.例文帳に追加

従来のＷＤＴではＣＰＵの動作の復旧にあたって、プログラムの停止箇所等の情報が記録に残らないので、不具合の原因を追求するのが困難である。 - 特許庁

A WDT (watch dog timer) for detecting abnormality during start-up of an operation system is actuated in an execution stage of a boot loader from the actuation of the boot loader until the loading of the kernel.例文帳に追加

オペレーションシステムの起動時における異常を検出するためのＷＤＴが、ブートローダーの起動からカーネルがロードされるまでの間の該ブートローダーの実行段階において起動される。 - 特許庁

A delay reset signal based on time of power-on from a delay circuit 12, a low voltage detection reset signal from a low voltage detection part 14 detecting low voltage of a power source, and a WDT abnormality detection reset signal from a WDT abnormality detection circuit part 16 monitoring a P-RUN signal are inputted to the reset input terminal R of the microcomputer 10.例文帳に追加

遅延回路１２からの電源投入時に基く遅延リセット信号、電源の低電圧を検出する低電圧検出部１４からの低電圧検出リセット信号およびＰ−ＲＵＮ信号を監視するＷＤＴ異常検出回路部１６からのＷＤＴ異常検出リセット信号がマイクロコンピュータ１０のリセット入力端子Ｒに入力される。 - 特許庁

The system is provided with A WDT (watch dog timer) counter 12 which is variable and for monitoring a normal operation of a system mounting CPU 1 including system software and can set a time voluntarily until system abnormality is detected.例文帳に追加

システムソフトウェア含むＣＰＵ１を搭載したシステムの正常動作を監視するための可変なＷＤＴカウンタ１２を備え、システム異常検出までの時間を任意に設定可能とする。 - 特許庁

A logging function 19A performs NMI interruption to the CPU in case that an abnormality by software WDT or hardware WDT possessed by the computer controller or an abnormality of software error is detected, takes the software execution record in the abnormality detection by use of an exceptional handler possessed by OS of the computer controller at interruption, and stores the software execution record in a backup memory 19B.例文帳に追加

ロギング機能１９Ａは、コンピュータ制御装置がもつソフトウェアＷＤＴまたはハードウェアＷＤＴによる異常検出もしくはソフトウェアエラーの異常検出がされたとき、ＣＰＵにＮＭＩ割り込みを行い、この割り込みの発生時に、コンピュータ制御装置のＯＳにもつ例外ハンドラを使用して異常検出時のソフトウェア実行記録を行い、このソフトウェア実行記録をバックアップメモリ１９Ｂに保存する。 - 特許庁

When prescribed write data WDT are written in the RAM 1, a ready signal RDY having pulse width of two cycles or more of an output clock signal CKB is outputted from a read starting part 50.例文帳に追加

ＲＡＭ１に所定の書込みデータＷＤＴが書込まれた時点で、読出し起動部５０から出力クロック信号ＣＫＢの２サイクル以上のパルス幅を持つ準備完了信号ＲＤＹが出力される。 - 特許庁

The CPU receives the reset signal to a diagnosed result signal input terminal SINI which is different from the reset signal input terminal, and judges whether or not the WDT diagnosing circuit is normal based on the change of the reset signal.例文帳に追加

ＣＰＵはリセット信号入力端子と異なる診断結果信号入力端子ＳＩＮＩにリセット信号を受けてその変化に基づいてＷＤＴ診断回路が正常であるか否かを判断する。 - 特許庁

A main reset generating part 13 outputs a reset signal RSa whose pulse width varies depending on whether a voltage drop in the output of a power supply circuit 15 is detected or runaway is detected through the monitoring of a WDT signal coming from a main CPU.例文帳に追加

メインリセット発生部１３は電源回路１５出力の電圧低下検知時とメインＣＰＵからのＷＤＴ信号監視による暴走検知時とで異なるパルス幅のリセット信号ＲＳａを出力する。 - 特許庁

Also, the system is equipped with the circuit with a clock stop detection circuit for monitoring a clock for the WDT counter 12 operation, thereby generating interruption to the CPU 1 by clock stop detection and outputting an emergency stop-signal.例文帳に追加

また、ＷＤＴカウンタ１２動作用クロックを監視し、クロック停止検出によってＣＰＵ１に対して割り込みを発生させると共に、外部に非常停止信号を出力するクロック停止検出回路を備えた。 - 特許庁