「WL」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

The nonvolatile semiconductor memory device has: word lines WL; bit lines BL; and memory cells MC connected to between both the lines at crossing portions where the word lines WL and the bit lines BL cross.例文帳に追加

不揮発性半導体記憶装置は、ワード線ＷＬと、ビット線ＢＬと、ワード線ＷＬとビット線ＢＬの交差部で両配線間に接続されたメモリセルＭＣとを備える。 - 特許庁

Actuators 1R, 1L mounted on wheels WR, WL are controlled so as to have a mutual relationship, and the spring rates of the spring 7R, 7L are complemented at the time of cornering, thereby conrolling the rolling rigidity of the vehicle.例文帳に追加

右後輪のサスペンションも同様であり、ホイールWL,WRに設けたアクチュエータ1L,1Rを相互に関連制御して、コーナリングでのバネ7L,7Rのバネレートを補完し、車両のロール剛性の制御を行う。 - 特許庁

The dummy electrode layer DWL is provided between the lower gate layer BG and the laminate, is composed of the same material as that of the electrode layer WL, and is thicker than each electrode layer WL.例文帳に追加

ダミー電極層ＤＷＬは、下部ゲート層ＢＧと積層体との間に設けられ、電極層ＷＬと同じ材料からなり、各々の電極層ＷＬよりも厚い。 - 特許庁

The reading circuit 16 is connected to one end of the word line WL to supply a reading selection voltage Vread or a reading non-selection voltage GND to the word line WL.例文帳に追加

読出し回路１６は、前記ワード線ＷＬの一端に接続され、前記ワード線ＷＬに読出し選択電圧Ｖｒｅａｄ又は読出し非選択電圧ＧＮＤを供給する。 - 特許庁

A source/drain region 64 is formed in each region defined by the pair of word lines wl and an adjacent isolation film 52 being traversed by the pair of word lines wl.例文帳に追加

隣接した一対のワードラインｗｌと、これら一対のワードラインｗｌが横切る隣接した素子分離膜５２とで画定された領域の各々にソース／ドレーン領域６４が形成される。 - 特許庁

This memory is provided with bit lines BL, word lines WL disposed so as to cross the bit lines BL and storage means connected between the bit lines BL and the word lines WL.例文帳に追加

このメモリは、ビット線ＢＬと、ビット線ＢＬと交差するように配置されたワード線ＷＬと、ビット線ＢＬとワード線ＷＬとの間に接続された記憶手段とを備えている。 - 特許庁

This optical recording medium is capable of being written a mark M in the group G part, is provided with a prepit PP area, and is constituted so that the group width Wg, land width Wl and prepit width Wp satisfy the condition of Wl<Wg and Wp<Wg or the condition of Wl>Wg and Wp>Wg.例文帳に追加

グルーブ部にマークを書き込むことが可能で、かつプレピット領域を持つ光記録媒体において、グルーブ幅（Ｗｇ）とランド幅（Ｗｌ）とプレピットの幅（Ｗｐ）が、Ｗｌ＜ＷｇかつＷｐ＜Ｗｇ、もしくは、Ｗｌ＞ＷｇかつＷｐ＞Ｗｇを満たすように構成した。 - 特許庁

After determination of the white line, RGB data D1 from which the white line data WL are deleted are generated.例文帳に追加

白ライン判定後に、白ラインデータＷＬを削除したＲＧＢデータＤ１を生成する。 - 特許庁

The source line SL and the word line WL are formed in the same step by using the same conductor film 17.例文帳に追加

ソース線ＳＬとワード線ＷＬは同じ導体膜１７を用いて同工程で形成する。 - 特許庁

In the semiconductor storage device 40, bit lines and word lines WL are arranged in matrix.例文帳に追加

半導体記憶装置４０には、ビット線とワード線ＷＬとがマトリックス状に配置される。 - 特許庁

Subsequently, the electrode film WL is etched through the penetration hole 20 to protrude an insulation film 12.例文帳に追加

次に、貫通ホール２０を介して電極膜ＷＬをエッチングし、絶縁膜１２を突出させる。 - 特許庁

A main wire processing line L1 for peeling is provided in the middle part of a coated wire WL.例文帳に追加

一の被覆電線ＷＬの途中部に皮剥加工を施す本線加工ラインＬ１を設ける。 - 特許庁

The cross section of the trench 7 is inclined in the same orientation in which a word line WL extends.例文帳に追加

トレンチ７の横断面は、ワード線ＷＬの延びる方向に対して同じ向きに傾いている。 - 特許庁

The plurality of word lines (WL) are connected to gates of a plurality of memory cell transistors (not shown).例文帳に追加

複数のワード線（ＷＬ）は、複数のメモリセルトランジスタ（図示されず）のゲートに接続されている。 - 特許庁

The length Wg of the light guide member is further made longer than a length Wl of a light source unit.例文帳に追加

導光部材の長さＷｇは、さらに光源ユニットの長さＷｌよりも長くする。 - 特許庁

A driving circuit D295 and a wiring line WL are arranged in each clearance region AR.例文帳に追加

そして、各隙間領域ＡＲに駆動回路Ｄ２９５や配線ＷＬが配置されている。 - 特許庁

Particles 31 form a particle layer 30 near the liquid surface WL of the decomposition liquid W.例文帳に追加

粒子３１は、分解液Ｗの液面ＷＬの近傍に粒子層３０を形成している。 - 特許庁

A half latch circuit 4 fixes a corresponding word line WL to the "L" level of a non-activated level.例文帳に追加

各ハーフラッチ回路４は、対応するワード線ＷＬを非活性化レベルの「Ｌ」レベルに固定する。 - 特許庁

A tunnel oxide film 212 is formed between the control gate electrode WL and the floating gate 204a.例文帳に追加

制御ゲート電極ＷＬ及び浮遊ゲート２０４ａの間にトンネル酸化膜２１２が介される。 - 特許庁

Provided is an access transistor T1 having a gate electrode connected to a word line WL.例文帳に追加

ワード線ＷＬに接続されているゲート電極を有しているアクセストランジスタＴ１を備える。 - 特許庁

A space between the mutual internal projecting members 12 and 12 is set in an extent that both internal projecting members 12 and 12 are brought into contact with the wheel WL when the wheel WL having a large diameter is loaded.例文帳に追加

なお、内側突出部材１２，１２同士の間隔は、大径の車輪ＷＬが搭載された場合に、両内側突出部材１２，１２がこの車輪ＷＬに接する程度に、設定されている。 - 特許庁

During a reading/writing operation, the word line WL is activated, a data signal is inputted/outputted to predetermined one of the first and second bit lines BL0 and BL1, and a plate voltage is applied to the remaining bit line.例文帳に追加

読出/書込動作時には、ワードラインWLがアクティブされ、第１ビットラインBL0と第２ビットラインBL1のうち予め決められた何れか１つにデータ信号が入/出力され、残りのビットラインにプレート電圧が印加される。 - 特許庁

In a SRAM array 22 in which leak is improved at standby, when array lower supply voltage V_SS-WL is raised at the time of standby, word line driver lower supply voltage V_SS-WL is raised.例文帳に追加

スタンバイ時のリークが改善されたＳＲＡＭアレイ２２は、スタンバイ時に、アレイ・ロアー供給電圧Ｖ_ＳＳ−ＡＲＲＡＹを上げるとき、ワードライン・ドライバ・ロアー供給電圧Ｖ_ＳＳ−ＷＬを上げる。 - 特許庁

A plurality of word lines wl are arranged side by side, at a constant interval, while traversing the upper part of the isolation films 52 and 53 and a multilayer insulation film is interposed between the word line wl and the active region 54.例文帳に追加

素子分離膜５２，５３の上部を横切って複数のワードラインｗｌが一定間隔に並んで配置され、ワードラインｗｌと活性領域５４との間に多層絶縁膜が介在される。 - 特許庁

The deviation margin distance D between the white line WL and the obstacle B1 indicates a degree of a margin between an own vehicle M1 and the obstacle B1 when exceeding the white line WL.例文帳に追加

白線ＷＬと障害物Ｂ１との間の逸脱余裕距離Ｄは、白線ＷＬを越えた場合に自車両Ｍ１と障害物Ｂ１との間にどの程度の余裕があるのかを示している。 - 特許庁

An electric wire cover 10 has a wall face WL surrounding an electric wire extracted from a connector 40 and a drain hole 20A bending and passing through the wall face WL in a crank shape.例文帳に追加

電線カバー１０は、コネクタ４０から引出された電線の周囲を取り囲む壁面ＷＬを備えており、壁面ＷＬにクランク状に屈曲して貫通する水抜き孔２０Ａが形成されている。 - 特許庁

A leak current path for the negative voltage line or the ground line from the word lines (WL<0>-WL<m>) is interrupted, a word line of a non-selection state can be kept exactly at non-selection voltage (VPP level).例文帳に追加

ワード線（ＷＬ＜０＞−ＷＬ＜ｍ＞）から負電圧線または接地線へのリーク電流経路は遮断され、非選択状態のワード線を確実に非選択電圧（ＶＰＰレベル）に維持することができる。 - 特許庁

Each cell array includes a plurality of word lines WL, a plurality of bit lines BL disposed to cross these word lines WL, and cells in each of which a non-ohmic element SD and a variable resistance element VR are connected in series.例文帳に追加

セルアレイは、複数のワード線ＷＬと、ワード線ＷＬと交差する複数のビット線ＢＬと、非オーミック素子ＳＤと可変抵抗素子ＶＲが直列接続されたセルとを有する。 - 特許庁

The distribution load WL of the counterweight 4 which is loaded on the left rear wheel 6L is made smaller (WL<WR) than the distribution load WR of the counterweight 4 which is loaded on the right rear wheel 6R.例文帳に追加

左の後輪６Ｌに負荷されるカウンタウェイト４の分配荷重ＷＬを、右の後輪６Ｒに負荷されるカウンタウェイト４の分配荷重ＷＲよりも小さくする（ＷＬ＜ＷＲ）。 - 特許庁

The word line driving circuit 30 is provided with a driver DRV for driving the word line WL, a transfer transistor TRA provided between the driver DRV and the word line WL, and a gate control circuit 32.例文帳に追加

ワード線駆動回路３０は、ワード線ＷＬを駆動するドライバＤＲＶと、ドライバＤＲＶとワード線ＷＬとの間に設けられるトランスファートランジスタＴＲＡと、ゲート制御回路３２を含む。 - 特許庁

Then, the wobbling lens WL is moved irrespectively of the vertical synchronous signal of a video signal, and the focal point evaluation values are acquired at many displacement points without halting the wobbling lens WL.例文帳に追加

このとき、ワブリングレンズＷＬの移動は映像信号の垂直同期信号と無関係に行うと共に、ワブリングレンズＷＬを停止させることなく多数の変位点での焦点評価値を取得する。 - 特許庁

The semiconductor memory comprises a memory cell array 11, a row control circuit 12 for applying a voltage to a selected word line WL, and a column control circuit 13 for applying a voltage to a selected word line WL.例文帳に追加

半導体記憶装置は、メモリセルアレイ１１と、選択されたワード線ＷＬに電圧を印加するロウ制御回路１２と、ワード線ＷＬに電圧を印加するカラム制御回路１３とを備える。 - 特許庁

Data are written in a memory cell of this word line by supplying write-in voltage to a word line WL 3.例文帳に追加

ワード線ＷＬ３に書込電圧を供給することにより、このワード線のメモリセルにデータを書込む。 - 特許庁

The floating gate 5 and the control gate 8 (word line WL) are separated by the high dielectric film 6.例文帳に追加

浮遊ゲート５と制御ゲート８（ワード線ＷＬ）は高誘電体膜６によって分離されている。 - 特許庁

The section 21 has a plurality of decoding circuits 21a to selectively drive the word lines WL.例文帳に追加

ロウデコーダ部２１は、ワード線ＷＬを選択駆動するための複数のデコード回路２１ａを有している。 - 特許庁

Variable resistance films 24B and 24W are arranged between the word lines WL and the bit lines BL.例文帳に追加

ワード線ＷＬとビット線ＢＬとの間には可変抵抗膜２４Ｂ、２４Ｗが配置されている。 - 特許庁

The light-emitting part 1a is of an inner diameter ϕ of 6.5 mm, ϕ/(WL×10-2+3.2) set at 1.4.例文帳に追加

発光部１ａは内径φが６．５ｍｍで、φ／（ＷＬ×１０^-2＋３．２）を１．４としている。 - 特許庁

The apparatus calculates each of propagation velocities CL and CS based on the waveform components WL and WS.例文帳に追加

そして、両波形成分ＷＬ，ＷＳに基づき、各々の伝播速度ＣＬ，ＣＳを算出する。 - 特許庁

The memory is provided with a memory array 1 which includes a bit line BL, a word line WL which is arranged to cross the bit line BL and a memory cell which is connected between the bit line BL and the word line WL.例文帳に追加

このメモリは、ビット線ＢＬと、ビット線ＢＬと交差するように配置されたワード線ＷＬと、ビット線ＢＬとワード線ＷＬとの間に接続されたメモリセルとを含むメモリセルアレイ１を備えている。 - 特許庁

This random access memory device is provided with a plurality of memory cells (30, 32), word lines (WL), plate lines (PLS), a plurality of bit lines (BL), a first global plate line (FGPL), a second global plate line (SGPL), a first switch circuit (34), and a second switch circuit (36).例文帳に追加

本発明に係わるランダムアクセスメモリデバイスは、複数のメモリセル(30,32）と、ワード線(WL）と、プレート線(PLS）と、複数のビット線(BL）と、第１グローバル・プレート線（FGPL）と、第２グローバル・プレート線（SGPL）と、第1スイッチ回路（34）と、第２スイッチ回路（36）と、を備える。 - 特許庁

Word lines WL related to the pixel data of the first and the second frames are activated simultaneously, and accumulated charges of capacitors in the multiple memory cells connected to the multiple word lines WL are coupled on one bit line BL.例文帳に追加

この第１、第２のフレームの画素データに係るワードＷＬ線を同時に活性化し、この複数のワード線ＷＬに接続された複数のメモリセルのキャパシタの蓄積電荷を１つのビット線ＢＬ上で結合する。 - 特許庁

Total memory current of two memory cells M000, M001 is sensed from a sense amplifier 1 by setting word lines WL(0), WL(1) simultaneously to "H" level and by setting a Y gate line YG(0) and a select gate line SG (0) respectively to "H" level.例文帳に追加

ワード線ＷＬ（０），ＷＬ（１）を同時に“Ｈ”レベルにし、Ｙゲート線ＹＧ（０）とセレクトゲート線ＳＧ（０）とをそれぞれ“Ｈ”レベルにし、センスアンプ１から２つのメモリセルＭ０００，Ｍ００１の総電流を取り込む。 - 特許庁

The memory cells MC are arranged at the crossing points of a plurality of word lines WL and a plurality of bit lines BL.例文帳に追加

複数のメモリセルＭＣは、複数のワード線ＷＬおよび複数のビット線ＢＬの交点に配置されている。 - 特許庁

A DC-DC converter 5 is installed near to at least one of a water tank 2 and a water passage WL.例文帳に追加

ＤＣ−ＤＣコンバータ５を、水タンク２または水経路ＷＬの少なくとも一方に隣在させる。 - 特許庁

A wall fixing frame work 110 is fitted to the toilet wall W, and the toilet wall WL is covered with a cover panel 120.例文帳に追加

トイレ壁ＷＬには、壁固定枠体１１０が取り付けられ、さらにカバーパネル１２０で被われている。 - 特許庁