「WL」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

A penetration hole 20 is formed by laminating alternately a plurality of insulation film 12 and an electrode membrane WL on a silicon substrate to form a memory laminate.例文帳に追加

シリコン基板上にそれぞれ複数の絶縁膜１２及び電極膜ＷＬを交互に積層させてメモリ積層体を形成し、貫通ホール２０を形成する。 - 特許庁

The average value of the pixel values of the pixels superposed on the selected lines L1 and L13-L16 is calculated to calculate the window level WL and the window width WW.例文帳に追加

選択されたラインＬ１およびＬ１３〜Ｌ１６に重なる画素の画素値の平均値を算出し、ウィンドウレベルＷＬおよびウィンドウ幅ＷＷを算出する。 - 特許庁

It is possible to access the array 12 by selectively bringing any of a plurality of word lines WL 2 for a second port into an active state by a row decoder 18.例文帳に追加

行デコーダ１８によって複数の第２ポート用ワード線ＷＬ２のいずれかを選択的に活性状態とすることにより２ポートメモリセルアレイ１２に対する単独アクセスが可能である。 - 特許庁

An access transistor ATR connected between the strap SL and ground voltage GND, and turned off/on responding to a corresponding word line WL.例文帳に追加

アクセストランジスタＡＴＲは、ストラップＳＬと接地電圧ＧＮＤとの間に接続され、対応するワード線ＷＬに応答してオン・オフする。 - 特許庁

A strainer pipe 2 having inflow holes 2a of underground water is laid to reach below the underground water level WL from the ground surface G by free jacking allowing bending excavation.例文帳に追加

地下水の流入孔２ａを有するストレーナ管２を、曲がり掘削可能な自在推進によって地盤面Ｇから地下水位ＷＬの下に到達するように敷設する。 - 特許庁

The refresh circuit 40 refreshes each of the plurality of memory cells 11 with some timer period by driving successively the plurality of word lines WL.例文帳に追加

リフレッシュ回路４０は、複数のワード線ＷＬを順次駆動することによって、複数のメモリセル１１の各々をあるタイマー周期でリフレッシュする。 - 特許庁

Then the diffusion weighted imaging Idw (x, y) is displayed on the display screen corresponding to the set window level WL and the set window width WW.例文帳に追加

そして、その設定されたウィンドウレベルＷＬとウィンドウ幅ＷＷとに対応するように、拡散強調画像Ｉｄｗ（ｘ，ｙ）を表示画面に表示する。 - 特許庁

And a local source LSI is charged through a memory cell S, and word line voltage VWW for write is supplied to the selection word line S-WL.例文帳に追加

そして、メモリセルＳを介して、ローカルソースＬＳ１をチャージし、選択ワード線Ｓ−ＷＬに書き込み用ワード線電圧ＶＷＷを供給する。 - 特許庁

The silicon germanium layer 12 connects the silicon substrate 11 to the silicon layer 13 only in a center portion of a word line WL direction, thereby forming a narrow portion 12a in the semiconductor substrate 10.例文帳に追加

シリコンゲルマニウム層１２は、シリコン基板１１とシリコン層１３とを、ワード線ＷＬ方向の中央部でのみ接続し、半導体基板１０の中で狭隘部１２ａを形成している。 - 特許庁

A barrier metal film 21, a polysilicon film 22, a lower electrode film 23, a variable resistance film 24 comprised of metal oxide and an upper electrode film 25 are stacked on a word line WL.例文帳に追加

ワード線ＷＬ上に、バリアメタル膜２１、ポリシリコン膜２２、下部電極膜２３、金属酸化物からなる可変抵抗膜２４、上部電極膜２５を堆積させる。 - 特許庁

In the reset period, a plurality of scanning lines WL are simultaneously driven, and also, a data potential for reducing the potential difference between the common electrode 1b and the pixel electrode 1a is supplied to the pixel electrode 1a of each of pixels.例文帳に追加

リセット期間においては、複数の走査線ＷＬを一斉に駆動すると共に、各画素の画素電極１ａに、共通電極１ｂと画素電極１ａとの間の電位差を縮小させるためのデータ電位を供給する。 - 特許庁

A conductive wire (3) forming the word line (WL) of a memory cell (MC), and a conductive wire (5) forming a memory cell cell plate electrode (CP), are made on the same wiring layer.例文帳に追加

メモリセル（ＭＣ）のワード線（ＷＬ）を形成する導電線（３）とメモリセルセルプレート電極（ＣＰ）を形成する導電線（５）を、同一配線層に形成する。 - 特許庁

A conductive film is formed on the block insulating film 18 and is processed to form a word electrode WL and a select gate electrode SG.例文帳に追加

次に、ブロック絶縁膜１８上に導電膜を形成し、この導電膜を加工することにより、ワード電極ＷＬ及びセレクトゲート電極ＳＧを形成する。 - 特許庁

Word lines WL and N^+ polycrystalline silicon films 16 acting as gate electrodes are formed on the gate insulating film GD, an oxidation-resistant insulating film 6 and an oxidation-resistant insulating film 12.例文帳に追加

ゲート絶縁膜ＧＤ、耐酸化性絶縁膜６、及び耐酸化性絶縁膜１２上には、ワード線ＷＬ及びゲート電極としてのＮ^＋多結晶シリコン膜１６が形成される。 - 特許庁

A conductive line (3) forming a word line (WL) of a memory cell (MC) and a conductive line (5) forming a memory cell plate electrode (CP) are formed in different wiring layers.例文帳に追加

メモリセル（ＭＣ）のワード線（ＷＬ）を形成する導電線（３）とメモリセルセルプレート電極（ＣＰ）を形成する導電線（５）とを、異なる配線層に形成する。 - 特許庁

Then, a block insulating film 19 is formed to be disposed on direct upper sections of both the semiconductor parts 13 and the STIs 12 and a control gate electrode WL and a selection gate electrode SG are formed on it.例文帳に追加

次に、半導体部分１３の直上域及びＳＴＩ１２の直上域の双方に配置されるように、ブロック絶縁膜１９を形成し、その上に制御ゲート電極ＷＬ及び選択ゲート電極ＳＧを形成する。 - 特許庁

A water suction pipe 3 having water absorbing holes 3b located below the underground water level WL within the strainer pipe 2, in a specific part 3a in a longitudinal direction, is inserted in the strainer pipe 2.例文帳に追加

ストレーナ管２には、ストレーナ管２の管内で地下水位ＷＬの下に位置させる吸水孔３ｂを、長手方向における特定箇所３ａに設けた吸水管３を挿入する。 - 特許庁

To enable the reduction of a loss caused via the insulative resin film of an inductor element in a WL-CSP type semiconductor device providing the inductor element on the insulative resin film of a semiconductor chip.例文帳に追加

インダクタ素子を半導体チップの絶縁性樹脂膜の上に設けるＷＬ−ＣＳＰ型の半導体装置においてインダクタ素子の絶縁性樹脂膜を介した損失を低減できるようにする。 - 特許庁

When read-out voltage is supplied to a word line WL, data read out by a sense latch circuit group 7 are latched to data latch circuit groups 8-10.例文帳に追加

ワード線ＷＬに読出電圧が供給されたときにセンスラッチ回路群７により読み出されたデータがそれぞれデータラッチ回路群８〜１０にラッチされる。 - 特許庁

The decoder circuit 1 writes data in, or reads the data from, the memory cells by controlling the word line WL to either a high level, a low level or a floating state.例文帳に追加

デコーダ回路１は、ワード線ＷＬをハイレベル、ロウレベル、フローティング状態のいずれかに制御することで、メモリセルへのデータの書き込みやメモリセルからのデータの読み出しを行う。 - 特許庁

To provide a method for testing many word lines of a semiconductor memory assembly in a multiple WL wafer test in which a multiple wafer test can be performed quickly without needing much cost.例文帳に追加

迅速に、そして多大の費用を伴わずにマルチプルＷＬウエハテストを実施できるような、マルチプルＷＬウエハテストにおける半導体メモリーアッセンブリーの多数のワード線のテスト方法を提供する。 - 特許庁

A word line voltage supply circuit reduces the voltage level of a word line WL lower than a voltage during normal time according to the entry of the control signal WLDWN accompanying the setting of the fuse signal SF6 to the "H" level.例文帳に追加

ワード線電圧供給回路は、ヒューズ信号ＦＳ６が「Ｈ」レベルに設定されることに伴なう制御信号ＷＬＤＷＮの入力にしたがってワード線ＷＬの電圧レベルを通常時の電圧よりも低くする。 - 特許庁

A node contact electrode NC is provided on the opposite side of the bit contact electrode BC across each of the two word lines WL that are adjacent to each other with the bit contact electrode BC therebetween.例文帳に追加

ビットコンタクト電極ＢＣを挟んで隣接する２本のワード線ＷＬのそれぞれを間にしてビットコンタクト電極ＢＣと反対側に、ノードコンタクト電極ＮＣが設けられている。 - 特許庁

A column selection circuit 10 includes m word line drivers for driving word lines WL prepared for every memory cell disposed in an m×n matrix (m and n are natural numbers).例文帳に追加

行選択回路１０は、ｍ行ｎ列（ｍ、ｎは自然数）のマトリクス状に配置されたメモリセルの行ごとに設けられたワードラインＷＬを駆動するｍ個のワードラインドライバを含む。 - 特許庁

This flush valve device 100 is arranged in a space partitioned by a toilet wall WL, and provided with the flush valve body 141 for supplying the washing water.例文帳に追加

フラッシュバルブ装置１００は、トイレ壁ＷＬに隔てられたスペースに配置され、洗浄水を給水するためのフラッシュバルブ本体１４１を備えている。 - 特許庁

The connector 30 includes terminals 102, 104, 106, which are connected to the cables UL, VL, WL of each U, V, W phase respectively, and a terminal 108, which is connected to a neutral line cable NL.例文帳に追加

コネクタ３０は、Ｕ，Ｖ，Ｗ各相ケーブルＵＬ，ＶＬ，ＷＬにそれぞれ接続される端子１０２，１０４，１０６と、中性線ケーブルＮＬに接続される端子１０８とを含む。 - 特許庁

Each of the memory cells comprises an N-channel memory transistor which connects a source line and a corresponding LBL and is on/off controlled by a corresponding WL.例文帳に追加

メモリセルは、ソースラインと、対応するＬＢＬとを接続し、対応するＷＬによってオンオフが制御されるＮチャネルのメモリトランジスタを含む。 - 特許庁

Since the transistor exists between the first and second storage elements CR1, CR2, each transistor of the memory cell can be individually turned on/off by controlling the word line WL.例文帳に追加

第１及び第２記憶素子ＣＲ１，ＣＲ２間にトランジスタが存在するので、ワード線ＷＬの制御によりメモリセルの各トランジスタを個別にオン・オフすることができる。 - 特許庁

Green light and blue light are obtained by transmitting white light from the organic EL element WL through the green color filter layer CFG and the blue color filter layer CFB.例文帳に追加

また、有機ＥＬ素子ＷＬによる白色光を緑色カラーフィルタ層ＣＦＧおよび青色カラーフィルタ層ＣＦＢに透過させることにより緑色光および青色光を得る。 - 特許庁

The rotational speed of the internal combustion engine is lowered by exciting a solenoid 4 which regulates the quantity of fuel supply to the engine, when it is detected that a load current does not flow to output winding WL.例文帳に追加

出力巻線ＷL に負荷電流が流れていないことが検出されたときに機関の燃料供給量を調節するソレノイド４を励磁して内燃機関の回転速度を低下させる。 - 特許庁

The display memory includes a plurality of word lines WL, a plurality of bit lines BL, a plurality of memory cells MC, and data read control circuits 150 and 152.例文帳に追加

表示メモリは、複数のワード線ＷＬと、複数のビット線ＢＬと、複数のメモリセルＭＣと、データ読み出し制御回路１５０，１５２とを含む。 - 特許庁

In this way, word lines WL 0 to 31 of the memory cell array 10 are driven simultaneously by the row decoder 20 and the row decoder 30 for word lines.例文帳に追加

こうして、メモリセルアレイ１０のワード線ＷＬ０〜３１を、ロウデコーダ２０とワード線用ロウデコーダ３０とによって同時に駆動する構成となっている。 - 特許庁

Each array is equally formed in a configuration of units of gate control wires (WL<0> to WK<n-1>, ML, ...) connected to the gate electrodes of the non-volatile memory cells.例文帳に追加

夫々のアレイは不揮発性メモリセルのゲート電極が接続されるゲート制御線（ＷＬ＜０＞〜ＷＫ＜ｎ−１＞，ＭＬ，…）を単位とする構成が等しくされる。 - 特許庁

To display a diffusion weighted imaging Idw (x, y) with correct window level WL and window width WW on a display and improve the diagnostic efficiency.例文帳に追加

拡散強調画像Ｉｄｗ（ｘ，ｙ）を適正なウィンドウレベルＷＬおよびウィンドウ幅ＷＷにて表示画面に表示し、診断効率を向上する。 - 特許庁

In the single poly EEPROM cell, a contact for coupling is formed on a floating gate FG, and the contact is connected in the direction of a word line polysilicon WL by a control gate CG line.例文帳に追加

単一ポリＥＥＰＲＯＭセルは、フローティングゲートＦＧ上にカップリングのためのコンタクトを形成させ、コンタクトはコントロールゲートＣＧラインによりワードライン用ポリシリコンＷＬの方向に連結される。 - 特許庁

By this layout structure, the load of the ground voltage feed line VssW is equally distributed as to the word line of each sub-array 100, so that the ground noises of the word line WL can be reduced.例文帳に追加

このようなレイアウト構造によると、各サブアレイ１００のワードラインＷＬに関して、接地電圧供給ラインＶｓｓＷの負荷がほぼ同一に分布するので、ワードラインＷＬの接地ノイズを減らすことができる。 - 特許庁

The latency from the input of a word line activating command ACTV to the input of a write command WR is shortened and write latency WL is set to a value greater than '1'.例文帳に追加

ワード線活性化コマンドＡＣＴＶの入力からライトコマンドＷＲの入力までのレイテンシーが短縮され、ライトレイテンシーＷＬは１より大きな値に設定される。 - 特許庁

A memory cell array 1 is configured by disposing a memory cell MC including one pair of cross-connected inverters INV1 and INV2 at each intersection of word lines WL and bit lines BL, /BL.例文帳に追加

メモリセルアレイ１は、一対のインバータＩＮＶ１、ＩＮＶ２を交差接続してなるメモリセルＭＣをワード線ＷＬとビット線対ＢＬ、／ＢＬとの交点に配列してなる。 - 特許庁

A row address decoder 22 constituting the address specifying section 20 is provided with a row selection latch circuit 23 holding a selected word line WL at a start state even after change of a row address XA.例文帳に追加

アドレス指定部２０を構成する行アドレスデコーダ２２には、選択されたワード線ＷＬを行アドレスＸＡの変化後においてもさらに立ち上げ状態に保持する行選択ラッチ回路２３が備けられている。 - 特許庁

A control gate (WL) includes a first conductive film touching an intergate insulating film, and a second conductive film connected electrically with the first conductive film.例文帳に追加

制御ゲート（ＷＬ）は、インターゲート絶縁膜に接する第１の導電膜と、この第１の導電膜に電気的に接続される第２の導電膜と、を含む。 - 特許庁

A white reference object placed on the table is first sequentially imaged twice by individually turning on the left and right illumination means in steps S2 and S3 and reference image data WL and WR are obtained.例文帳に追加

まずテーブル上に載置した白基準物をステップＳ２およびステップＳ３において左右の照明手段を個別に点灯させて順次２回撮像し、基準画像データＷ_Ｌ、Ｗ_Ｒを得る。 - 特許庁

At that time, a target yaw moment DYM_abs materializing target hysteresis is obtained, and braking/driving force distribution to right and left wheels WL, WR achieving the target yaw moment DYM_abs is calculated.例文帳に追加

このとき、目標ヒステリシスを実現する目標ヨーモーメントＤＹＭ＿ａｂｓを求め、この目標ヨーモーメントＤＹＭ＿ａｂｓを達成する左右輪ＷＬ，ＷＲに対する制駆動力配分を算出する - 特許庁

A row decoder 2 selecting a word line WL is an asynchronous type which is not clock-controlled, and a column decoder 3 is a synchronous type controlled by a clock ϕ11.例文帳に追加

ワード線ＷＬを選択するロウデコーダ２はクロック制御されない非同期型とし、ビット線を選択するカラムデコーダ３はクロックφ１１により制御される同期型としている。 - 特許庁

By measuring the intersecting angle and rotating, by angle θ, one line segment A of the laser beam machining line WL to the position possible for projection processing, a vision coordinate of one line segment A is calculated.例文帳に追加

前記交差角θを計測し、レーザ加工ラインＷＬの一方の線分Ａを射影処理可能な位置に角度分回転せしめて一方の線分Ａのビジョン座標を算出する。 - 特許庁

A gate of the first MOS transistor in each unit cell is connected to a wordline WL and it is driven selectively by a wordline driver 15 based on a row address signal.例文帳に追加

各ユニットセル中の第１のＭＯＳトランジスタのゲートをワード線ＷＬに接続し、ロウアドレス信号に基づいてワード線ドライバ１５で選択的に駆動する。 - 特許庁