「WRITE ENABLE」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

In the nonvolatile semiconductor memory device including a plurality of memory chips, when data are copied among the plurality of memory chips, after the command of recognizing a read enable operation as a write enable operation is started in the memory chip of a copying destination, the read enable operation is executed.例文帳に追加

複数のメモリチップを有する不揮発性半導体記憶装置において、前記複数のメモリチップ間でデータのコピーを行うとき、コピー先のメモリチップにおいてリードイネーブル動作をライトイネーブル動作と認識させるコマンドを起動した後、前記リードイネーブル動作を行う。 - 特許庁

A latch is provided in a write driver WD, and the resistance of a phase change element is made higher with a write enable signal in each column cycle and made lower simultaneously inactivation of a precharge signal after input of a precharge command.例文帳に追加

ライトドライバＷＤ内にラッチを設け、相変化素子の高抵抗化は、カラムサイクル毎にライトイネーブル信号により行い、低抵抗化は、プリチャージコマンドが入力された後にプリチャージ信号を非活性化すると同時に行う。 - 特許庁

A write command discriminating circuit 26 generates a first enable signal DSZ to active data input and clock signal input buffers 11 and 12 when the command COM inputted from the buffer 22 is a write command.例文帳に追加

ライトコマンド判定回路２６は外部コマンド入力バッファ２２から入力した外部コマンドCOMがライトコマンドであるとき、データ入力及びクロック信号入力バッファ１１，１２を活性化する第１のイネーブル信号DSZを生成する。 - 特許庁

When the write processing of the global variable is performed in an upper function (S120) and the read write processing is performed in a lower function (S130), the existence of the interrupt disable/ enable instruction on proper position corresponding to the processing description position in the lower function is decided (S140-S160), and the result of the decision is outputted (S170).例文帳に追加

そして、グローバル変数の書込処理が上位関数にあり（Ｓ１２０）、下位関数中に読込書込処理があれば（Ｓ１３０）、その下位関数中の処理記述位置に応じた適正位置に割込禁止／許可命令が存在することを判断し（Ｓ１４０〜Ｓ１６０）、その判断結果を出力する（Ｓ１７０）。 - 特許庁

To enable performing write-in, verifying, or the like for a storage element storing trimming information, replacement information, or the like without providing an exclusive circuit, in a non-volatile semiconductor memory in which electrical write-in and erasure can be performed like a flash memory.例文帳に追加

フラッシュメモリのような電気的に書込み、消去可能な不揮発性記憶装置において、専用の回路を設けることなくトリミング情報や置換情報等を記憶する記憶素子への書込みやベリファイなどを行なうことができるようにする。 - 特許庁

A die region of on-chip required for a signal path is reduced by unnecesitating to supply a second complementary write-in enable-signal, and power consumption also is reduced due to the fact that lines to be switched during a write-in cycle is less by one line.例文帳に追加

第２の相補な書込イネーブル信号を供給する必要をなくすことにより、信号経路のために要求されるオンチップのダイ領域は縮小され、所与の書込サイクル中にスイッチするべき線が１本少ないという事実により、付随して電力要求も減じられる。 - 特許庁

Then, FIFO memories 5 and 6 write and store the control data corresponding to the address of the same device and the address of the device based on a write enable signal WE from the CPU, and reads the stored data to the control target circuit based on a data request signal from the control target circuit.例文帳に追加

FIFOメモリ５，６は、CPUからのライトイネーブル信号WEに基づいて、同一デバイスのアドレス対応に制御データおよびデバイスの当該アドレスを書き込んで保持し、制御対象回路からのデータ要求信号により保持データを制御対象回路へ読み出す。 - 特許庁

To provide a program operating device, a program write controller, a program write control method and a storage medium to enable realization of simplified and efficient rewriting works by enabling rewrite of control programs of a plurality of CPUs without using an exclusive external device.例文帳に追加

専用の外部装置を使用することなく、複数のＣＰＵの制御プログラムを書き換えることを可能とし、書き換え作業の簡略化、効率化を実現可能としたプログラム動作装置、プログラム書込制御装置、プログラム書込制御方法及び記憶媒体を提供する。 - 特許庁

To enable the write and erasure of a memory by forming a write pulse or erase pulse having an exact pulse width even when an oscillation frequency is dispersed by a process dispersion in the semiconductor integrated circuit of a microcomputer or the like with built-in non-volatile memory circuit and oscillator.例文帳に追加

不揮発性メモリ回路および発振器を内蔵したマイクロコンピュータ等の半導体集積回路において、プロセスばらつきにより発振周波数がばらついても正確なパルス幅を有する書込みパルスや消去パルスを形成してメモリの書込み、消去を行なうことができるようにする。 - 特許庁

The write enable signal JWrEn can be set by controlling the frequency of the transition of the TAP controller 14 to the idle state and data can be written to an internal register 60 with a write signal JWr only when necessary by controlling a 2nd selector 66.例文帳に追加

したがって、ＴＡＰコントローラ１４をアイドル状態に遷移させる回数を制御することで、書き込み許可信号ＪＷｒＥｎを設定でき、第２のセレクタ６６を制御して必要な場合にのみ書き込み信号ＪＷｒにより内部レジスタ６０にデータを書き込むようにできる。 - 特許庁

An image transfer part 4 fetches the image stored in the first memory 12 while using a serial bus, prepares a write address to the second memory 22 or control signal such as write enable signal in the manner of hardware and writes the said image in the second memory 22.例文帳に追加

画像転送部４はシリアルバスを使用して第１のメモリ１２に記憶されている画像を取り込むとともに、第２のメモリ２２に対する書込アドレスや、ライトイネーブル信号等の制御信号をハード的に作成し、上記画像を第２のメモリ２２に書き込む。 - 特許庁

An on-chip die region required for a signal path is reduced by unnecesitating the supply of a second complementary write enable signal, and power consumption also is reduced due to the fact that there are one less lines to be switched during a given write in cycle.例文帳に追加

第２の相補な書込イネーブル信号を供給する必要をなくすことにより、信号経路のために要求されるオンチップのダイ領域は縮小され、所与の書込サイクル中にスイッチするべき線が１本少ないという事実により、付随して電力要求も減じられる。 - 特許庁

A chip select signal the inverse of CS, a write enable signal the inverse of WE and a write data signal DIN which are outputted from the outside in the same manner are synchronized with the system clock signal CLK so as to be inputted to the respective latches 81 to 83 inside the latch circuit 8.例文帳に追加

同じく外部から入力されるチップセレクト信号／ＣＳ、ライトイネーブル信号／ＷＥ、書き込みデータＤＩＮは、システムクロック信号ＣＬＫに同期してラッチ回路８の各々のラッチ８１〜８３に入力される。 - 特許庁

To obtain an optical recording method and an optical recording apparatus which enable optimum recording to be performed for even an optical disk in which all write-strategy information being suitable for each optical disk are not required to hold and optimum write-strategy information is not confirmed in advance.例文帳に追加

各光ディスクに適したライトストラテジ情報を全て保持しておく必要が無く、予め最適のライトストラテジ情報が判明していない光ディスクに対しても最適な記録が行えるようにした光記録方法及び光記録装置を得る。 - 特許庁

To cancel the variance of individual heads and to enable to cope with also the change in the state of a medium due to the temperature variation as to the write/read control method and the controller in a magnetic disk device provided with a circuit for variably controlling a write current.例文帳に追加

本発明はライト電流を可変に制御する回路を備えた磁気ディスク装置におけるライトリード制御方法及び制御装置に関し，個々のヘッドのばらつきをキャンセルし，また温度変化による媒体状況の変化にも対応することができることを目的とする。 - 特許庁

By referring to an image reading condition by the image reading part, the output timing of the write-in start enable signal is controlled so as to perform the image reading operation and image forming operation for a first color concurrently on a condition that a read-out line from the image memory does not overtake a write-in line in the image memory.例文帳に追加

画像読取部による画像読み取り条件を参照し、画像メモリへの書き込みラインを画像メモリからの読み出しラインが追い越さない条件下で画像読み取り動作と第一色目の作像動作とが並行して実行されるように書き込み開始可能信号の出力タイミングを制御する。 - 特許庁

A 2nd timing clock CK-0, a 2nd write enable signal WE-0 and a 2nd address AD-0 are generated by respectively shifting the timing clock CK-E, the write enable signal WE-E and the address AD-E only by one period of a reference clock BCK and supplies these generated data to the 2nd memory circuit 30.例文帳に追加

タイミングクロックＣＫ−Ｅ、ライトイネーブル信号ＷＥ−Ｅ及びアドレスＡＤ−Ｅを基準クロックＢＣＫの１周期分シフトして第２のタイミングクロックＣＫ−Ｏ、第２のライトイネーブル信号ＷＥ−Ｏ及び第２のアドレスＡＤ−Ｏを生成し、第２のメモリ回路３０に供給する。 - 特許庁

In one side of the semiconductor chips, when a write-enable signal WE reading a sector address inputted second is a low level and selected data of the most significant bit of the sector address is a low level, a write-enable signal WE0 and an address receiving signal Add2 are made a low level synchronizing with signal WE, and an address counter receives the two sector addresses.例文帳に追加

一方の半導体チップでは２回目に入力されるセクタアドレスを読み込むライトイネーブル信号ＷＥがローレベル、該セクタアドレスの最上位ビットの選択データがローレベルの場合、この信号ＷＥに同期してライトイネーブル信号ＷＥ０、アドレス受け入れ信号Ａｄｄ２がローレベルとなり、アドレスカウンタが２該セクタアドレスを受け入れる。 - 特許庁

In the non-volatile storage system 1000, the nonvolatile storage device 1 and host device 2 manage the state of the physical allocation unit of the nonvolatile memory, based on continuous write allocation unit information, and controls write based on the state of the physical allocation unit, to enable high-speed data write.例文帳に追加

そして、不揮発性記憶システム１０００では、不揮発性記憶装置１とホスト装置２とが連続書込アロケーションユニット情報を元に不揮発性メモリの物理アロケーションユニットの状態を管理し、当該物理アロケーションユニットの状態に基づいて書き込みを制御するため、高速なデータの書込みが可能となる。 - 特許庁

Depending on a mode switch signal 58 coming from a CPU 10, the control signal converting part 56 converts an output enable signal nOE38, a write enable signal nWE40, and a register select signal nREG42 among the output signals of the address decoder 50 into predetermined signals for transmission to the bus switch 54.例文帳に追加

制御信号変換部56は、ＣＰＵ10からのモード切替え信号58により、アドレスデコーダ50の出力信号のうち、アウトプットイネーブル信号ｎＯＥ38、ライトイネーブル信号ｎＷＥ40、レジスタ選択信号ｎＲＥＧ42の各信号を所定の信号へ変換してバススイッチ54へ送出する。 - 特許庁

The first transfer gate 13 comprises a P channel type MOS transistor which is on/off-controlled by a write enable signal WRT, and the second transfer gate 14 comprises the P channel type MOS transistor which is on/off-controlled by an erase enable signal ERA.例文帳に追加

第１の転送ゲート１３は書き込みイネーブル信号ＷＲＴによってオンオフが制御されたＰチャネル型ＭＯＳトランジスタで構成され、第２の転送ゲート１４は消去イネーブル信号ＥＲＡによってオンオフが制御されたＰチャネル型ＭＯＳトランジスタで構成されている。 - 特許庁

A pseudo SRAM is provided with an ATD circuit 3 detecting each of transition of an external chip-enable signal/CE, address signals ADx, ADy, and an external write-enable signal/WE, and a control circuit controlling access of a memory cell array based on a detected result of this ATD circuit 3.例文帳に追加

擬似ＳＲＡＭに、外部チップイネーブル信号／ＣＥ、アドレス信号ＡＤｘ，ＡＤｙ及び外部ライトイネーブル信号／ＷＥの遷移をそれぞれ検知するＡＴＤ回路３と、このＡＴＤ回路３の検知結果に基づきメモリセルアレイのアクセスを制御する制御回路とを設けている。 - 特許庁

A sequential write address counter 24 generates address data 114, where the address is sequentially increased in response to the input of the clock 102, when the enable signal 108 is logical 1 or where repeating the address generated immediately before the logic reaches logical 0, when the enable signal 108 is logical 0.例文帳に追加

順次書込アドレスカウンタ24はイネーブル信号108 が論理１のときクロック102 の入力に応じて順次アドレスが大きくなり、論理０のとき論理０となる直前に生成したアドレスを繰り返すアドレスデータ114 を生成する。 - 特許庁

The write enable circuit 31 synchronizes two clock signals and determines when the destination register can receive the data from the data buffer 29.例文帳に追加

書込みイネーブル回路３１は、２つのクロック信号を同期させて、宛先レジスタがいつデータ・バッファ２９からデータを受けることが可能になるかを決定する。 - 特許庁

A 1st timing clock CK-E, a 1st write enable signal WE-E and a 1st address AD-E are supplied to the 1st memory circuit 20.例文帳に追加

第１のメモリ回路２０に対して、第１のタイミングクロックＣＫ−Ｅ、第１のライトイネーブル信号ＷＥ−Ｅ及び第１のアドレスＡＤ−Ｅを供給する。 - 特許庁

When the external clock signal T transits from L to H, the clock signal/CLK and the write enable signals WE1 and WE2 sequentially transit from L to H and to H level.例文帳に追加

外部クロック信号ＴがＬからＨに遷移すると、クロック信号／ＣＬＫ，ライトイネーブル信号ＷＥ１，ＷＥ２が順次Ｌ，Ｈ，Ｌレベルに遷移する。 - 特許庁

A group of registers 123 write the signal values of the 1st bit A0 the 8th bit A7 of the address bus 140 to the resistor corresponding to the address when the enable signal EB is 'effective'.例文帳に追加

レジスタ群１２３は、イネーブル信号EBが‘有効’のときに、アドレスバス１４０の第１ビットＡ0 〜第８ビットＡ7 の信号値を、上記アドレスに対応するレジスタに書き込む。 - 特許庁

To enable preventing reduction of storage capacity being more effective by an accidental write-in error in a non-volatile semiconductor storage device being electrically writable and erasable like a flash memory.例文帳に追加

フラッシュメモリのような電気的に書込み、消去可能な不揮発性半導体記憶装置において、偶発的な書込みエラーにより有効な記憶容量が減少するのを防止できるようにする。 - 特許庁

By imparting the addresses and the write enable signal to the image memory, the memory of the limited memory size is allocated to a large address space for storage.例文帳に追加

この各アドレス及びライトイネーブル信号を画像メモリに与えることにより、限られたメモリサイズのメモリを大きなアドレス空間に割り付けて格納することができる。 - 特許庁

A cache controller 18 expresses the state of data blocks in six states newly adding write enable W to invalid I, shared S, exclusive E, modify M and sharing change O.例文帳に追加

キャッシュコントローラ１８は、データブロックの状態を、無効Ｉ、共有Ｓ、排他系Ｅ、変更Ｍ、共有変更Ｏに新たに書込可能Ｗを加えた６状態で表現する。 - 特許庁

To provide a memory control device, capable of efficiently executing enable write processing without key specification processing for calculating a key from writing data.例文帳に追加

書き込みデータからキーを算出するというキー特定処理を行うことなく、イネーブルライト処理を効率よく実行することが可能なメモリ制御装置を実現する。 - 特許庁

To enable a data processing apparatus to read and write data from and to an external recording medium even if the external recording medium that communicates in a different communication packet size from a predetermined communication packet size is connected.例文帳に追加

データ処理装置において、予め定められた通信パケットサイズと異なる通信パケットサイズで通信を行う外部の記録媒体が接続されても、その外部の記録媒体に対しデータの読み書きができるようにする。 - 特許庁

A selector 20 selects taken in data outputted by the data taking-in sections 22 and 23 and the write enable signal in response to the selector control signal to be outputted.例文帳に追加

セレクタ２０では、セレクタ制御信号に応じてデータ取り込み部２２，２３が出力する取り込みデータ及びライトイネーブル信号を選択して出力する。 - 特許庁

A control circuit activates a plate control signal in response to the activation of a write enable signal and deactivates the plate control signal in response to a second transition of the pulse signal.例文帳に追加

制御回路は書き込みイネーブル信号の活性化に応答してプレート制御信号を活性化させ、前記パルス信号の第２遷移に応答して前記プレート制御信号を非活性化させる。 - 特許庁

To provide a synchronous semiconductor memory device for optimizing column selection gate enable time and data bus equalization time in read and write operations.例文帳に追加

カラム選択ゲートイネーブル時間およびデータバスイコライズ時間を読み出しおよび書き込み動作で最適化する同期型半導体記憶装置を提供。 - 特許庁

A second buffer circuit 2 outputs a prescribed logic signal and a read/write signal to control reading and writing of the data in a memory core 5 depending on the enable signal.例文帳に追加

第２のバッファ回路２は、イネーブル信号に応じて、所定のロジック信号及びメモリコア５のデータの読み出し及び書き込みを制御するリード−ライト信号を出力する。 - 特許庁

To enable an ID tag transmitter receiver, which communicates with an ID tag, to communicate with stacked read and write objects without moving its main body.例文帳に追加

ＩＤタグと電波によって通信するＩＤタグ用送受信装置において、本体を動かさなくても、積み重ねられたリードライト対象物と通信できるようにする。 - 特許庁

To enable image data imaged with a camera to be preserved even when an internal memory is being used for write processing or reproducing processing of data other than image data imaged with the camera.例文帳に追加

内部のメモリがカメラで撮像した画像データ以外のデータの書込処理や再生処理のために使用されている場合でも、カメラで撮像した画像データを保存できるようにする。 - 特許庁

A circuit 29 generates a memory initializing data signal 10, a memory initializing address signal 11 and a memory initializing write enable signal 12 from the signal 8 and the signal 7.例文帳に追加

回路２９は信号８と信号７からメモリ初期化データ信号１０，メモリ初期化アドレス信号１１およびメモリ初期化ライトイネーブル信号１２を発生する。 - 特許庁

To enable the reduction of the amount of writing data to be stored to the data transfer source in order to cope with occurrence of writing error in the case the write-in of a series of data is not finished for all.例文帳に追加

一連のデータの書込みが全て終了していない場合において、未知なる書込みエラーの発生に対処すべき、そのデータ転送元にストアして置かなければならない書込みデータの量を低減できるようにする。 - 特許庁

Each EEPROM circuit 2 has an enable- terminal CE and a Ready/Busy terminal R/B, and parallel data write-in processing can be performed in each EEPROM circuit 2.例文帳に追加

各ＥＥＰＲＯＭ回路２はそれぞれ、イネーブル端子ＣＥとＲｅａｄｙ／Ｂｕｓｙ端子Ｒ／Ｂを有し、各ＥＥＰＲＯＭ回路２での並列的なデータ書き込み処理を可能としている。 - 特許庁

To enable input data to avoid write and read address contention of a memory unit, independently of frame constitution or packet constitution in a clock phase transfer circuit.例文帳に追加

クロック位相乗せ換え回路において、入力データがフレーム構成やパケット構成などの構成によらず、メモリ部の書込みと読出しのアドレス競合を回避する。 - 特許庁

To enable a touch operation and a read/write operation of a contactless IC card on the display surface of a liquid crystal panel of a liquid crystal display unit.例文帳に追加

液晶表示装置において、液晶パネルの表示面上にて、タッチ操作並びに非接触式ＩＣカードの読み書き操作を行えるようにすることを目的としている。 - 特許庁

To enable processing a refresh-cycle and an external read/write access cycle in parallel in a dynamic type memory device to/from which data is inputted/outputted to the outside through a data buffer register.例文帳に追加

データ・バッファ・レジスタを介して外部とデータを入出力するダイナミック型メモリ装置において、リフレッシュ・サイクルと外部リード/ライト・アクセス・サイクルとを並行処理可能にする。 - 特許庁

The current sources (700, 800) may be provided with temperature sensors (750, 850) providing an output continuously and instantly for a current sensor to enable to adjust accurately a write-in current.例文帳に追加

電流源(700,800)は、書込み電流を正確に調整することができるようにするために、電流センサに対して連続的かつ即時に出力を提供する温度センサ(750,850)を備えることができる。 - 特許庁