「address arithmetic」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A multicast group management router transmits a multicast packet to which an arithmetic type address, whose distribution destination can be calculated through an arithmetic operation, is added, and an arithmetic type address arithmetic router calculates the arithmetic type address, so as to decide the distribution destination and attain multicast communication.例文帳に追加

同報グループ管理ルータでは、配送先を演算によって算出可能な演算型アドレスをつけて同報パケットを送信し、演算型アドレス演算ルータによって、この演算型アドレスを演算することによって配送先を決定することにより、同報通信が可能である。 - 特許庁

An address to be imparted to a waveform storage device 40 is computed by receiving a parameter PA for address arithmetic from the DSP 20 including a product sum arithmetic circuit.例文帳に追加

積和演算回路を含むＤＳＰ２０からのアドレス演算用パラメータＰＡを受けて、波形記憶装置４０に与えるアドレスを演算する。 - 特許庁

When an index control part 16 outputs an index command signal C2 for invalidating the arithmetic operation of the even-numbered row arithmetic circuit 22, an arithmetic operation command selection part 18 selects the column address arithmetic operation signal D1 instead of the column address arithmetic operation signal D2 and outputs the column address arithmetic operation signal D1 to the even-numbered row arithmetic circuit 22.例文帳に追加

インデックス制御部１６から偶数行演算回路２２の演算を無効にするインデックスコマンド信号Ｃ２が出力された場合には、演算コマンド選択部１８はカラムアドレス演算信号Ｄ２に代えてカラムアドレス演算信号Ｄ１を選択して偶数行演算回路２２へ出力する。 - 特許庁

Concerning the configuration of this method, when an address outputted from a CPU 4 to an address bus 4 is settled within the range of an arithmetic object address set to an arithmetic object address Reg8, according to arithmetic contents applied from an arithmetic content Reg9, data outputted from the CPU 1 are operated by an arithmetic circuit 10 and the arithmetic result is written in a memory 2.例文帳に追加

この発明は、ＣＰＵ１からアドレスバス４に出力されたアドレスが演算対象アドレスＲｅｇ８に設定された演算対象アドレスの範囲内である場合には、演算内容Ｒｅｇ９から与えられた演算内容にしたがってＣＰＵ１から出力されたデータが演算回路１０により演算されて演算結果がメモリ２に書き込まれるように構成される。 - 特許庁

Each arithmetic unit 12 has an address conversion mechanism for connecting a virtual address space visible from a program and the physical address space of the storage device.例文帳に追加

各演算装置１２は、プログラムから見える仮想アドレス空間と記憶装置の物理アドレス空間とを結びつけるアドレス変換機構を有する。 - 特許庁

To improve processing performance of an arithmetic part while handling address generation of arithmetic data where an address to be accessed depends on an arithmetic result.例文帳に追加

アクセスされるべきアドレスが演算結果に依存する演算データのアドレス生成にも対応可能でありながら、演算部の処理パフォーマンスを高めたい。 - 特許庁

The time involved in acquiring the secondary parameter necessary to the arithmetic processing is shortened and the arithmetic processing is quickly performed by directly issuing an address to the memory part without going through an arithmetic processing part for performing actual arithmetic processing.例文帳に追加

実際の演算処理を行なう演算処理部を経由することなく、メモリ部に対してアドレスを直接発行することで、演算処理に必要な２次パラメータの取得に伴う時間を短縮して、高速に演算処理を行う。 - 特許庁

An arithmetic part 1 preliminarily performs a prescribed arithmetic operation to all the combination of data which are likely to be inputted to an arithmetic unit, and writes the arithmetic result in the prescribed address of an RAM 2.例文帳に追加

演算部１は、演算装置に入力される可能性があるデータの全ての組み合わせに対して、予め、所定の演算を施し、その演算結果を、RAM２の所定のアドレスに書き込む。 - 特許庁

Subsuming address arithmetic into auto-increment/decrement arithmetic improves both the performance and size of the generated code. 例文帳に追加

アドレス演算を自動増分／減分演算中に包含することで、生成されるコードの性能とサイズの両方が改良される。 - コンピューター用語辞典

Since an arithmetic unit 101 can know the address of the storage area 501 from the register, the arithmetic unit 101 avoids it to perform data consistency diagnosis.例文帳に追加

演算装置１０１は、そのレジスタから記憶領域５０１のアドレスを知ることができるので、これを避けてデータ整合性診断を実施する。 - 特許庁

In an arithmetic and control section 20, a decoder 22 to which an arithmetic processing control program is set and which generates various kinds of address signals AD1 and Ac and an address register 23 which generates address signals AD2 under instructions from the decoder 22 are provided.例文帳に追加

演算制御部２０に、演算処理の制御プログラムが設定されて各種のアドレス信号ＡＤ1、ＡＣを発生するデコーダ２２と、このデコーダ２２の指示でアドレス信号ＡＤ2を発生するアドレスレジスタ２３とを設ける。 - 特許庁

An address is supplied from the arithmetic part 10 to a second storage region in the storage part 30.例文帳に追加

記憶部３０内の第２記憶領域は、演算部１０からアドレスが供給される。 - 特許庁

PARAMETER STORAGE METHOD, PARAMETER STORAGE DEVICE, ARITHMETIC UNIT FOR PROBLEM OF MANY BODIES AND ADDRESS GENERATION CIRCUIT例文帳に追加

パラメータ格納方法、パラメータ格納装置、多体問題用演算装置およびアドレス生成回路 - 特許庁

The processed result of the arithmetic device 114 can be given to the memory reader 113 as the address.例文帳に追加

また、演算器１１４の処理結果を、アドレスとしてメモリ読み出し装置１１３に与えることもできる。 - 特許庁

An address arithmetic unit 5 extracts a data area ID from a CPU address inputted from a CPU.例文帳に追加

アドレス演算ユニット５（７５）は、ＣＰＵ１（７１）から入力されたＣＰＵアドレスからデータ領域ＩＤを抽出する。 - 特許庁

To achieve reduction of a processing load in an arithmetic processing unit when converting a relative address to an absolute address.例文帳に追加

相対アドレスを絶対アドレスに変換する際の演算処理装置の処理負荷の軽減を実現すること。 - 特許庁

The arithmetic result written in the memories 24 to 27 is read according to a read address outputted from an address counter 2.例文帳に追加

メモリ２４〜２７に書き込まれた演算結果はアドレスカウンタ２から出力される読み出しアドレスに従って読み出される。 - 特許庁

ARITHMETIC PROCESSING UNIT, COMPUTER SYSTEM, ADDRESS TRANSLATION MEANS, REQUEST RESOLVER, AND ADDRESS TRANSLATION METHOD AND PROGRAM例文帳に追加

演算処理装置、計算機システム、アドレス変換手段、リクエスト分解器、アドレス変換方法及びプログラム - 特許庁

The arithmetic device 50 obtains the first physical address corresponding to a prescribed logical address, based on a prescribed mirror logical address corresponding to the input prescribed logical address, and information stored in the second blocks.例文帳に追加

演算装置５０は、入力された所定の論理アドレスに対応する所定のミラー論理アドレスと、第２ブロックに格納される情報とに基づいて、所定の論理アドレスに対応する第１物理アドレスを求める。 - 特許庁

An address arithmetic part 14 reads digital data Data1 out of an address ADR1 that an address counter 12 indicates and converts the data into a value indicating an address ADR2 of the digital data.例文帳に追加

アドレス演算部１４は、アドレスカウンタ１２が示すアドレスADR1に格納されるデジタルデータData１を読み出し、デジタルデータのアドレスADR2を示す値にアドレス変換する。 - 特許庁

An incidence frequency of address arithmetic section counts the frequency of incidence of addresses output from an address conversion section 14 and a CPU 16 rewrites an address conversion table of the address conversion section 14 by using a result of comparing the count with a threshold.例文帳に追加

アドレス変換部１４から出力されるアドレスの発生頻度をアドレス頻度演算部で計数し、閾値と比較した結果を用いて、ＣＰＵ１６がアドレス変換部１４のアドレス変換テーブルを書き換える。 - 特許庁

The processing device in this invention is constituted with a memory unit which can store data, a butterfly arithmetic processing part to perform plural of butterfly arithmetic processing and a processing part to reassemble bits in reverse order which writes result of the plural butterfly arithmetic processing by the butterfly arithmetic processing part into a memory address reassembled in reverse bit order without writing the results of the butterfly arithmetic processing into the memory address in processing sequence.例文帳に追加

本発明の処理装置は、データを記憶可能なメモリと、複数のバタフライ演算処理を行うバタフライ演算処理部と、バタフライ演算処理部による複数のバタフライ演算処理の結果を処理順のメモリのアドレスに書き込まず、ビット逆順の並び替えを行ったメモリのアドレスに該バタフライ演算処理の結果を書き込むビット逆順並び替え処理部とを有する。 - 特許庁

A gradation processor 9 is composed of a main address arithmetic part 68, a subordinate address arithmetic part 67, a default register 6, a select signal generation part 69, and a laser pulse width modulation (PWM) table 22.例文帳に追加

階調処理装置９を主アドレス演算部６８と副アドレス演算部６７とデフォルトレジスタ６１と選択信号生成部６９とレーザパルス幅変調(ＰＷＭ)テーブル２２とで構成する。 - 特許庁

An address arithmetic circuit 134 detects that the reading address of the SDRAMs 64 and 66 reaches the set jump source address and moves the reading address to a jump source address to continue the reading of the sample data from the jump destination address.例文帳に追加

アドレス演算回路１３４はＳＤＲＡＭ６４，６６の読み出しアドレスが該設定されたジャンプ元アドレスに到達したことを検出して、読み出しアドレスをジャンプ先アドレスに移動して、該ジャンプ先アドレスからサンプルデータの読み出しを続行させる。 - 特許庁

To solve the problem of a conventional error correction decoding technology that wiring between an arithmetic intermediate value storage location and arithmetic elements and address control in a decoding circuit configuration for LDPC codes with a long code length are complicated because the arithmetic intermediate value storage location for repetitive decode arithmetic processing is fixed by each variable.例文帳に追加

従来の誤り訂正復号技術は、繰り返し復号演算処理の演算中間値保存場所が変数毎に固定されているため、長い符号長のＬＤＰＣ符号の復号回路構成は、演算中間値保存場所と演算素子との配線およびアドレス制御が複雑になる。 - 特許庁

The address arithmetic section 1323 writes the received carrier data Din to a preceding read address and reads carrier data Dout from an address shifted from the written address by an address width in response to the carrier number.例文帳に追加

アドレス演算部１３２３は、入力されるキャリアデータＤｉｎを、前回の読み出しアドレスに書き込むとともに、この書き込みアドレスに対してキャリア番号に応じたアドレス幅だけシフトしたアドレスからキャリアデータＤｏｕｔを読み出す。 - 特許庁

An address arithmetic circuit 134 detects the arrival of the the read-out addresses of the SDRAMs 64 and 66 at the set jump source address, moves the read-out address to the jump source address and causes a buffer memory control circuit to continue the read-out of the sample data from the jump source address.例文帳に追加

アドレス演算回路１３４はＳＤＲＡＭ６４，６６の読み出しアドレスが該設定されたジャンプ元アドレスに到達したことを検出して、読み出しアドレスをジャンプ先アドレスに移動して、該ジャンプ先アドレスからサンプルデータの読み出しを続行させる。 - 特許庁

In an address generating section of an arithmetic logic operation section, an address of a semiconductor memory storing a test pattern is generated based on the prescribed calculating equation, this address is sent to a shift register 32 for inputting an address, and a test pattern is written in a semiconductor memory by specifying this address.例文帳に追加

算術論理演算部のアドレス発生部にて、テストパターンを格納すべき半導体メモリのアドレスを所定の演算式に基づいて発生させ、かかるアドレスをアドレス入力用シフトレジスタ３２に送り、このアドレスの指定により半導体メモリにテストパターンが書き込まれる。 - 特許庁

When detecting the loop start address LSA or loop end address LEA being set or changed during the reproducing operation of a reproduction part 74, an address arithmetic part 72 forcibly sets the readout address to the loop start address, so that forward-direction loop reproduction can be performed while relation of "loop start address LSA≤current address CPA≤loop end address LEA" is maintained.例文帳に追加

再生部７４の再生動作中にループ開始アドレスＬＳＡが変更設定されたことやループ終了アドレスＬＥＡが変更設定されたことを検出すると、アドレス演算部７２は読出しアドレスを強制的にループ開始アドレスＬＳＡとするので、「ループ開始アドレスＬＳＡ≦現在アドレスＣＰＡ≦ループ終了アドレスＬＥＡ」なる関係を保ちながら正方向ループ再生を行うことができるようになる。 - 特許庁

To provide a multiplex variable address mapping circuit which is capable of decreasing address arithmetic of a soft system in large quantities in structural noncontiguous address mapping.例文帳に追加

構造性非連続アドレスマッピング処理において大量にソフト方式のアドレス演算を減少できる多重可変アドレスマッピング回路の提供。 - 特許庁

An arithmetic code part 24 encodes an encoding object cell on the basis of a plurality of vicinity cells at prescribed relative address positions decided by the address of the encoding object cell in the order of the address.例文帳に追加

算術符号部２４は、符号化対象セルを、上記アドレス順に、当該符号化対象セルのアドレスより決定される所定の相対アドレス位置にある複数の近傍セルに基づいて符号化する。 - 特許庁

An arithmetic part 73 transmits a MAC address 12a of the RAM 12 to an identification information storage device in order to obtain an IP address which can be dynamically assigned from the MAC address.例文帳に追加

演算部７３は、動的に割り当て可能なＩＰアドレスをＭＡＣアドレスから求めるため、ＲＡＭ１２のＭＡＣアドレス１２ａを識別情報格納装置に送信する。 - 特許庁

An address expanding means 22 extracts address information from received electronic mail and decides whether or not the address information includes an arithmetic expression such as 'soccer ANDbaseball'.例文帳に追加

宛先展開手段２２により、受信した電子メールの宛先情報を抽出し、その宛先情報に、“soccer ANDbaseball”等の演算式が含まれているかどうかの判定を行う。 - 特許庁

The arithmetic part issues, upon receiving a writing request of writing address with an address stored in the third memory, an instruction for writing the writing data in a position where no data is written of the second area regardless of this address.例文帳に追加

演算部は、第３メモリが記憶するアドレスの書き込みデータの書き込み要求が来た際、このアドレスに関わらず、第２領域のデータの書き込まれていない個所に書き込みデータを書き込む指示を出す。 - 特許庁

Each arithmetic unit 12 switches a page table to be used, and connects the virtual address space connected to the physical address space of the memory block A30 to the physical address space of the memory block D33.例文帳に追加

各演算装置１２は、使用するページテーブルを切り替えて、メモリブロックＡ３０の物理アドレス空間と結び付けられていた仮想アドレス空間を、メモリブロックＤ３３の物理アドレス空間に結びつける。 - 特許庁

The memory system further includes an arithmetic device 50 determining the first physical address corresponding to a logical address based on the logical address, information stored in the second block 52ba and information stored in the third block 52bb.例文帳に追加

さらに、論理アドレスと、第２ブロック５２ｂａに格納される情報と、第３ブロック５２ｂｂに格納される情報とに基づいて、論理アドレスに対応する第１物理アドレスを求める演算装置５０を、備えている。 - 特許庁

An L/I selector 3 selects either output of the linear arithmetic register 1 or output of the interleave arithmetic register 2 according to the instruction of an L/I selecting signal and inputs the output, as a burst address arithmetic variable N, into a linear burst address generating circuit 100 and an interleave burst address generating circuit 200.例文帳に追加

Ｌ／Ｉセレクタ３は、Ｌ／Ｉ選択信号の指示に従って、リニア演算レジスタ１の出力、インターリーブ演算レジスタ２の出力のいずれかを選択し、バーストアドレス演算変数Ｎとして、リニア用バーストアドレス発生回路１００およびインターリーブ用バーストアドレス発生回路２００へ入力する。 - 特許庁

When the address information includes an arithmetic expression, an arithmetic means 23 specifies the user who should receive the electronic mail according to the arithmetic expression and the user information stored in the database 24 and reads the address of the specified user out of the database 24 to obtain address information of the electronic mail.例文帳に追加

宛先情報に演算式が含まれていると判定された場合、演算手段２３は、演算式とデータベース２４に記憶されている各ユーザ情報に基づいて、当該電子メールを送信すべきユーザの特定を行い、特定したユーザのアドレスをデータベース２４から読み込んで当該電子メールの宛先情報とする。 - 特許庁

A carry control circuit 28 performs control that changes or does not change the value of a row address to be calculated by row address arithmetic circuits 22 and 24 based on the arithmetic result between carry signals C11, C12 that are outputted from column address arithmetic circuits 16, 18 that are provided in parallel and carry enable signals CE1, CE2.例文帳に追加

キャリー制御回路２８は、並列に設けられたカラムアドレス演算回路１６，１８からそれぞれ出力されるキャリー信号Ｃ１１，Ｃ１２とキャリーイネーブル信号ＣＥ１，ＣＥ２との演算結果に基づいて、ロウアドレス演算回路２２，２４により演算させるロウアドレスの値を変化させ又は変化させない制御を行う。 - 特許庁

The arithmetic block of the plane computer has an address generator 3 and a parallel computer 4 and performs parallel operation after adjusting the plane area data.例文帳に追加

面計算機の演算ブロックは、アドレスジェネレータ３と並列計算機４とを有して、面領域データを調整したのち、並列演算を行う。 - 特許庁

When read access is performed from an arithmetic unit 21, a hit discriminating circuit 9 discriminates whether it is cache hit or not in accordance with a memory address.例文帳に追加

演算装置２１からリードアクセスが行われると、メモリアドレスに従ってヒット判定回路９がキャッシュ・ヒットか否かを判定する。 - 特許庁

A matching value arithmetic part 16 reads digital data Data2 out of the address ADR2 and computes a matching value for alteration detection.例文帳に追加

照合値演算部１６は、アドレスADR2に格納されるデジタルデータData２を読み出し、改竄検出用の照合値を演算する。 - 特許庁

In the case that the address range of a use inhibition area is accessed, intentional overflow is detected and an arithmetic processing means 201 is reset.例文帳に追加

使用禁止領域のアドレス範囲がアクセスされた場合に、意図的オーバーフローを検出して、演算処理手段２０１をリセットする。 - 特許庁

A counter section 1321 gives a carrier number of received carrier data Din to an address arithmetic section 1323.例文帳に追加

計数部１３２１は、入力されるキャリアデータＤｉｎのキャリア番号をアドレス演算部１３２３に与える。 - 特許庁

To enable the longest string-matching decision of a network address, without executing any arithmetic process in a memory.例文帳に追加

記憶装置内部で演算処理を行わせることなく、ネットワークアドレスの最長一致判定が可能となる。 - 特許庁