「amplifier array」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

Whether or not the amplifier gain adjustment of all the sensor arrays is finished is discriminated, and when not finished, after totally adjusting the amplifier gain according to the decided amplifier gain, the acquisition of a new adjustment pixel value is instructed repetitively to adjust the gain of the amplifier prepared in cross-reference with the sensor array.例文帳に追加

そして、全てのセンサ配列についてアンプゲインの調整が完了したのか否かを判断して、完了していない場合に、決定したアンプゲイン値に従ってアンプゲインを一括的に調整してから、新たな調整用画素値の取得を指示することを繰り返していくことで、センサ配列に対応付けて用意されるアンプのゲインを調整する。 - 特許庁

In this semiconductor memory, the sense amplifier circuit amplifying a potential of bit lines BL, /BL in a memory cell array is constituted of a current mirror type amplifier(C-AMP) and a latch type amplifier(L-AMP) connected to the next stage of the sense amplifier.例文帳に追加

一方、ラッチ型センスアンプ回路は、高速で低消費電流であるという利点を有するものの、ビット線対の微小振幅をラッチ回路１段で増幅するため、プロセスばらつきによりセンスアンプ回路を構成するＭＯＳＦＥＴの特性がばらついたり内部ノードの寄生容量がアンバランスになると、安定した動作特性が得られ難いという問題点があった。 - 特許庁

A plurality of sense amplifier array 4 is provided between cell arrays, connected to a pair of bit lines, and have a plurality of sense amplifiers arranged in the row direction.例文帳に追加

複数のセンスアンプアレイ４はセルアレイ３の相互間にそれぞれ設けられ、ビット線対に接続され、行方向に配置された複数のセンスアンプを有している。 - 特許庁

Two lower bits of an address is inputted to a bank control circuit BCL and which cell array in the bank A or B uses the corresponding sense amplifier is selectively controlled.例文帳に追加

そして、アドレスの下位２ビットがバンク制御回路ＢＣＬに入力され、バンクＡとバンクＢのいずれのセルアレイがセンスアンプを用いるかを選択制御する。 - 特許庁

The solid-state imaging element has a pixel array in which a plurality of pixels are arranged in a matrix form in the direction of rows and columns, an amplifier, and a row selection switch.例文帳に追加

固体撮像素子は、複数の画素が行および列方向にマトリクス状に配置された画素アレイと、増幅器と、行選択スイッチとを有している。 - 特許庁

The first and the second bit lines are pre-charged to a power supply voltage for array via a sense amplifier before/after a read, write or refresh operation.例文帳に追加

前記第１及び第２ビットラインは読み出し／書き込み／リフレッシュ動作が実行される前後に感知増幅器を通じてアレイ用電源電圧にプリチャージされる。 - 特許庁

In the ferroelectric memory circuit 1, an I/O circuit 2, a YSW circuit 3, a sese amplifier circuit 4, a selection circuit 5 and an array part 7 are connected in this order.例文帳に追加

強誘電体メモリ回路１において、Ｉ／Ｏ回路２、ＹＳＷ回路３、センスアンプ回路４、選択回路５及びアレイ部７をこの順に接続する。 - 特許庁

Terminals A1± and A2± of the terminal array 42 are connected by switching output lines of audio amplifiers AMP according to bi-amplifier connection, series connection, or parallel connection.例文帳に追加

端子列４３の各端子Ａ１±，Ａ２±は、バイアンプ接続、直列接続又は並列接続に応じてオーディオアンプＡＭＰの出力線を切替えて接続される。 - 特許庁

The semiconductor memory device is provided with a memory array including memory cells (10, 10A-10H) arranged in rows and columns; and a sense amplifier circuit (26).例文帳に追加

本発明の半導体記憶装置は、行列に並べられたメモリセル（１０、１０Ａ〜１０Ｈ）を備えるメモリセルアレイと、センスアンプ回路（２６）とを具備する。 - 特許庁

SEMICONDUCTOR OPTICAL AMPLIFIER, ASE RADIATING OPTICAL SOURCE, OPTICAL GATE ARRAY, VARIABLE WAVELENGTH LASER, MULTI-WAVELENGTH LASER AND OPTICAL TRANSMISSION SYSTEM例文帳に追加

半導体光増幅器およびＡＳＥ放射用光源装置および光ゲートアレイおよび波長可変レーザ装置および多波長レーザ装置および光伝送システム - 特許庁

Each.unit in the reference cell array 200 is constituted of plural reference cells connected in series between circuits 210 which control the sense amplifier circuit 300 and a reference cell.例文帳に追加

基準セルアレイ内の各ユニットは、感知増幅器回路と基準セルとを制御する回路の間に直列連結された複数の基準セルで構成される。 - 特許庁

A P channel type amplifier P_chAMP1 and memory cells constituting a memory cell array MCA1 are connected to the pair of bit lines BL1 and XBL1.例文帳に追加

ビット線対ＢＬ１及びＸＢＬ１には、Ｐチャネル型アンプＰ_ｃｈＡＭＰ１と、メモリセルアレイＭＣＡ１を構成するメモリセルとが接続されている。 - 特許庁

When an adjustment pixel value of each sensor array is acquired, the sensor arrays are sequentially selected, whether or not gain adjustment of the amplifier of the selected sensor array is finished is discriminated according to the acquired adjustment pixel value, and a new amplifier gain is decided for the sensor arrays whose adjustment is not completed.例文帳に追加

各センサ配列の調整用画素値を取得すると、センサ配列を順番に選択し、その取得した調整用画素値に従って、その選択したセンサ配列のアンプのゲインの調整が完了したのか否かを判断して、調整の完了していないセンサ配列については新たなアンプゲイン値を決定する。 - 特許庁

An information storing device o8 comprises memory cells 12 constituting a resistance intersection array 10, a sense amplifier 24 for detecting a resistance state of the memory cell 12 selected in the array 10, and a switch 30 for pulling up an input of the sense amplifier 24 to fixed voltage.例文帳に追加

抵抗交差点アレイ１０をなすメモリ・セル１２と、アレイ１０内の選択されたメモリ・セル１２の抵抗状態を検知するためのセンス・アンプ２４と、センス・アンプ２４の入力を一定の電圧までプル・アップするためのスイッチ３０とを含んでなることを特徴とする情報記憶デバイス８を提供する。 - 特許庁

The memory cell array is arranged correspondingly to sections of the local bit lines LBL, the local bit lines LBL and the global bit lines GBL are arranged with equal pitch, and the global sense amplifier 11 and the local sense amplifier 12 are arranged with twice pitch of the above pitch.例文帳に追加

メモリセルアレイ１０はローカルビット線ＬＢＬの区分に対応して配置され、ローカルビット線ＬＢＬとグローバルビット線ＧＢＬが等ピッチで配置され、その２倍のピッチでグローバルセンスアンプ１１及びローカルセンスアンプ１２が配置されている。 - 特許庁

To obtain a phased array antenna in which a higher harmonic wave is prevented from being generated by the non-linear effect of an amplifier when amplifying a macro wave input to the amplifier and radiated in a specific angle direction at high level.例文帳に追加

増幅器に入力されるマイクロ波を増幅する際に増幅器の非線形効果により高調波が発生し、その発生した高調波が特定の角度方向に高いレベルで放射されるのを抑圧したフェーズドアレーアンテナを得る。 - 特許庁

A control signal supplied to a cell array selection transistor, a sense amplifier bit line pre-charge transistor, and their gates is set so that potential variation applied to a pair of cell array bit lines is canceled when a state of each transistor is caused to transition.例文帳に追加

セルアレイ選択トランジスタとセンスアンプビット線プリチャージトランジスタとそれらのゲートに供給される制御信号は、各トランジスタの状態が遷移する時にセルアレイビット線対に及ぼす電位変動を相殺するように設定されている。 - 特許庁

The nonvolatile semiconductor memory comprises a memory cell array including nonvolatile memory cells, a sense amplifier for verifying discriminating data of the memory cell array at program operation, a data input buffer receiving data from the outside, and a coincidence/noncoincidence determination circuit determining whether an input password inputted to the data input buffer from the outside coincides with a readout password read from the memory cell array and determined by the sense amplifier for verifying or not.例文帳に追加

不揮発性半導体記憶装置は、不揮発性メモリセルを含むメモリセルアレイと、プログラム動作時にメモリセルアレイのデータを判定するベリファイ用センスアンプと、外部からのデータを受け取るデータ入力バッファと、外部からデータ入力バッファに入力される入力パスワードとメモリセルアレイから読み出されベリファイ用センスアンプでデータ判定される読み出しパスワードとが一致するか否かを判定する一致／不一致判定回路を含む。 - 特許庁

The regulator circuit 106 automatically regulates a bias voltage of each of the plurality of differential amplifier circuits A1 to An+1 in a differential amplifier circuit array 102 to make the output dynamic range for the differential amplifier circuits match the input dynamic range for the plurality of voltage comparator circuits Cr1 to Crn+1.例文帳に追加

調整回路１０６は、差動増幅回路列１０２の複数個の差動増幅回路Ａ１〜Ａｎ＋１のバイアス電圧を自動調整して、これら差動増幅回路の出力ダイナミックレンジを電圧比較回路列１０３の複数個の電圧比較回路Ｃｒ１〜Ｃｒｎ＋１の入力ダイナミックレンジに一致させる。 - 特許庁

The sensing amplifier array includes a first and a second column select input/output blocks arranged in an alternately aligned zigzag layout order.例文帳に追加

このような実施の形態において、交互に並ぶジグザグレイアウト順序に配列された第１、第２列選択入出力ブロックを有する感知増幅器アレイが提供される。 - 特許庁

The signal line running in each of sense amplifier zones placed so to extend in a lateral direction in a memory array part(MA) comprises a hierarchic structure composed of an upper interconnection layer and a lower interconnection layer.例文帳に追加

メモリアレイ部（ＭＡ）において行方向に延在して配置されるセンスアンプ帯内を走る信号線を上層配線層と下層配線層の階層構造とする。 - 特許庁

A data array part 11A has a memory 11AA including a plurality of first word lines and a first sense amplifier, a DQ buffer 11AB performs write-in/read-out for the memory 11AA.例文帳に追加

データアレイ部１１Ａは複数の第１ワード線と第１センスアンプを含むメモリ１１ＡＡを有し、ＤＱバッファ１１ＡＢはメモリ１１ＡＡに対し書き込み／読み出しを行う。 - 特許庁

A match amplifier A determines matching between data stored in an associative memory in an entry of a memory array A and retrieved data, in accordance with voltage of a match line MLA.例文帳に追加

マッチアンプＡは、マッチラインＭＬＡの電圧に応じて、メモリアレイＡのエントリ内の連想メモリに記憶されたデータと検索データとの一致または不一致を判定する。 - 特許庁

A match amplifier B determines matching between data stored in an associative memory in an entry of a memory array B and retrieved data, in accordance with voltage of a match line MLB.例文帳に追加

マッチアンプＢは、マッチラインＭＬＢの電圧に応じて、メモリアレイＢのエントリ内の連想メモリに記憶されたデータと検索データとの一致または不一致を判定する。 - 特許庁

To make a measured error to the light of a vehicle to be a minimum at night even if dispersions occur in the assembly error of an optical sensor array and the amplification rate of an AGC amplifier.例文帳に追加

光センサアレイ６４の組立誤差やＡＧＣ増幅器６８の増幅率にばらつきがある場合でも、夜間、車両のライトまでの測距誤差を小にする。 - 特許庁

In some embodiments, illuminance is contoured so as to fit to the shape of the active array amplifier for minimizing leakage in the reflector having a shape.例文帳に追加

いくつかの実施例において、形状を有する反射器は、漏れを最小にするために、アクティブアレイアンプの形状に適するようにその照度が輪郭取りされる。 - 特許庁

A sense amplifier circuit which reads out data from a memory cell by one bit line is located and laid out in a space formed between memory cell array so as to utilize its area effectively.例文帳に追加

メモリセルからのデータを１本のビット線により読み出すセンスアンプ回路をメモリセルアレイの中間にできるスペースに配置レイアウトすることで面積の有効活用が図られる。 - 特許庁

To provide a semiconductor memory apparatus in which erroneous sensing caused by offset of a sense amplifier can be prevented when operation of a N channel preferential sensing system is performed using a low array voltage.例文帳に追加

低いアレイ電圧を用いてＮチャネル先行センス方式の動作を行う場合、センスアンプのオフセットに起因する誤センスを防止し得る半導体記憶装置を提供する。 - 特許庁

For example, a sense amplifier 12 reads cell data stored in a data cell MCa of a memory cell array 11 and parity data stored in a parity cell MCb in a page unit.例文帳に追加

たとえば、メモリセルアレイ１１のデータセルＭＣａに記憶されたセルデータ、および、パリティセルＭＣｂに記憶されたパリティデータを、センスアンプ１２によってページ単位で読み出す。 - 特許庁

The plurality of individual arrays have a digit line, the array block has an I/O line, the sense amplifier has a circuit transmitting a signal on the digit line to the I/O line.例文帳に追加

複数の独立アレイはディジット線を有し、アレイブロックはＩ/Ｏラインを有し、センス増幅器は、ディジット線上の信号をＩ/Ｏラインへ送信する回路を有している。 - 特許庁

The photoreception signals detected by respective photodiodes of a photodiode array 17 of fine array pitch are added by an adder 50 in every set of three outputs to amplify a dynamic range, adjacent outputs from the adder are differentiated by a differential amplifier array 18, and the total reflection attenuation angle θ_SP is calculated based on a differentiated signal therein.例文帳に追加

配列ピッチの細かいフォトダイオードアレイ１７の各フォトダイオードにより検出された光検出信号を、３つの出力毎に加算機５０により加算してダイナミックレンジを増大させ、隣接する２つの加算機の出力を差動アンプアレイ１８により微分し、この微分信号より全反射減衰角θ_ＳＰを算出する。 - 特許庁

The semiconductor memory device includes the sense amplifier, a plurality of memory cell arrays, a shared MOS transistor for connecting or disconnecting bit lines provided in the sense amplifier and the memory cell array, and a control circuit for controlling the operation of shared MOS transistor.例文帳に追加

半導体記憶装置は、センスアンプと、複数のメモリセルアレイと、センスアンプとメモリセルアレイが備えるビット線間を接続または切断するためのシェアードＭＯＳトランジスタと、シェアードＭＯＳトランジスタの動作を制御するための制御回路とを有する。 - 特許庁

To provide a sense amplifier circuit for a memory cell array arranged in a matrix, capable of accurately reading a data value stored in each memory cell even when noise is applied, and to provide a semiconductor memory device including the sense amplifier.例文帳に追加

ノイズが印加されたとしても各メモリセルに記憶されているデータ値を的確に読み出して出力することができるマトリクス状に配列されたメモリセルアレイに対するセンスアンプ回路及びそれを有する半導体記憶装置を提供すること。 - 特許庁

NOR type flash memory (nonvolatile semiconductor storage device) 1 includes: a memory cell array 11; a dummy memory cell array (reference circuit) 12; a sense amplifier 13; load circuits 14 and 15; pre-charge circuits 16 and 17; and a reference voltage generation circuit 20.例文帳に追加

ＮＯＲ型フラッシュメモリ（不揮発性半導体記憶装置）１は、メモリセルアレイ１１と、ダミーメモリセルアレイ（リファレンス回路）１２と、センスアンプ１３と、負荷回路１４及び１５と、プリチャージ回路１６及び１７と、基準電圧発生回路２０とを備えている。 - 特許庁

The sensing device includes a sensor array including a plurality of sensors and an amplifier circuit which gives different weighted values to at least some of sensor outputs obtained from the sensor array that are adjacent to each other and amplifies the respective sensor outputs.例文帳に追加

この感知装置は多数のセンサーを含むセンサーアレイ; 及び前記センサーアレイから得た少なくとも一部のセンサー出力で隣合うセンサー出力に互いに異なる加重値を付与して前記センサー出力それぞれを増幅する増幅回路を備える。 - 特許庁

Moreover, an NMOS sense amplifier 15N is also constituted similarly with the PMOS sense amplifier and in the case of reading out data from a memory array MC1 the gates 10A, 11A are kept turned on by fixing sources of NMOS transistors 153, 154 to a potential Vss.例文帳に追加

ＮＭＯＳセンスアンプ１５ＮもＰＭＯＳセンスアンプと同様に構成されており、メモリセルアレイＭＣ１からデータを読み出す場合には、ＮＭＯＳトランジスタ１５３及び１５４のソースを電位Ｖｓｓに固定して転送ゲート１０Ａ及び１１Ａをオンにしておく。 - 特許庁

This device is equipped with an array type search probe 3, a transmission/reception circuit 4, an addition amplifier 5, an evaluation circuit 6 for evaluating existence of a flaw based on a received signal, a delay circuit 7 for controlling a focused pattern of an ultrasonic beam of the array type search probe 3, and a control means 8.例文帳に追加

アレイ型探触子３、送受信回路４、加算アンプ５、受信信号に基づいて疵の有無を評価する評価回路６、アレイ型探触子３の超音波ビームの集束パターンを制御する遅延回路７と、制御手段８とを備える。 - 特許庁

By this resistance control, the PMOS transistor 15m makes output from the memory cell array 16m as voltage and can input it to a sense amplifier circuit 18 so that degradation of threshold voltage difference of the memory cell of the memory cell array 16m due to repetition of rewriting operation is corrected.例文帳に追加

この抵抗制御により、ＰＭＯＳトランジスタ１５ｍは、書き換え動作の繰り返しによるメモリセルアレイ１６ｍのメモリセルの閾値電圧差の低下を補正するように、メモリセルアレイ１６ｍからの出力を電圧にして、センスアンプ回路１８に入力できる。 - 特許庁

The array synthesis section 104 receives the outputs of a plurality of the inverse spread sections 103, applies weighting to the outputs amplifier circuit according to the weight control signal from the array algorithm control section 105 and gives a desired signal from the TDD terminal 702 to a channel estimate/pass synthesis section 713.例文帳に追加

アレイ合成部１０４は、複数の逆拡散部１０３の出力を受けて、アレイアルゴリズム制御部１０５からのウェイト制御信号に従って重み付けを行い、ＴＤＤ端末７０２からの希望信号をチャネル推定・パス合成部７１３に入力する。 - 特許庁

The combinative array speaker which can be vertically or horizontally arranged includes a microprocessor, an orientation sensor connected to the microprocessor to detect a change of the state of the combinative array speaker, a sound field reproducing device formed inside or outside the combinative array speaker, the sound field reproducing device being connected to the microprocessor to simulate surround sound, and an array speaker connected to the sound reproducing device via an amplifier.例文帳に追加

垂直または水平に配置できる結合アレイスピーカーは、マイクロプロセッサ、結合アレイスピーカーの状態変更を感知するためマイクロプロセッサに連結される方向センサー、結合アレイスピーカー内または外側に形成される音場再生装置、音場再生装置はサラウンドサウンドをシミュレートするためにマイクロプロセッサに連結される、およびアンプを通して音場再生装置に連結されるアレイスピーカー、を含む。 - 特許庁

To provide technology which can control of directivity of transmission of an array antenna and which can reduce processing load when correcting distortions of transmission signals output from an amplifier.例文帳に追加

アレイアンテナの送信の指向性の制御と、増幅部から出力される送信信号の歪みを補正する処理とを行う際の処理負荷を低減することが可能な技術を提供する。 - 特許庁

Data pre-fetched 2 bits from a memory array and transmitted to an amplifier circuit 154 by a data bus is ordered in accordance with the least significant bit of a column address being a start address externally given.例文帳に追加

メモリアレイから２ビットプリフェッチされデータバスによって増幅回路１５４に伝達されたデータは外部から与えられるスタートアドレスであるコラムアドレスの最下位ビットに応じて順序づけされる。 - 特許庁

A sensor array which is formed by arranging a plurality of ISFETs 4 and a signal processing part 5 which is composed of an analog multiplexer, and an amplifier system, are formed on one semiconductor substrate 2 so as to be changed into one chip.例文帳に追加

一つの半導体基板２に、複数のＩＳＦＥＴ４を配列してなるセンサアレイと、アナログマルチプレクサおよびアンプ系からなる信号処理部５を形成し、ワンチップ化した。 - 特許庁

A semiconductor memory (DRAM) is constituted by providing a memory cell array section 10, an address specifying section 20, an input/output section 30 of memory data, a sense amplifier 40, a signal generating circuit 50, and the like.例文帳に追加

半導体記憶装置（ＤＲＡＭ）は、大きくは、メモリセルアレイ部１０、アドレス指定部２０、メモリデータの入出力部３０、センスアンプ４０、信号発生回路５０等を備えて構成される。 - 特許庁

This reduces the threshold variation due to channel implantation, thereby making a sense amplifier exactly sense/amplify micro-signals generated on data lines, during reading out of a low-voltage memory array.例文帳に追加

これにより、チャネルインプラによるしきい値ばらつきを低減し、低電圧メモリアレーで読み出し時にデータ線上に発生する微小信号をセンスアンプにおいて正確に感知・増幅する。 - 特許庁