「amplifier array」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

A line speaker module 20 has: a side wall board 21 provided with a digital amplifier substrate 21a and a connector 21b; and an external wall board 22 forming one part of the external peripheral wall of the speaker array 1 and having twelve speakers 40 juxtaposed in a vertical single line.例文帳に追加

一方、ラインスピーカモジュール２０は、デジタルアンプ基板２１ａおよびコネクタ２１ｂが設けられた側壁ボード２１と、円筒型スピーカアレイ１の外周壁の一部をなし、１２個のスピーカ４０が縦一列に並設された外壁ボード２２を有している。 - 特許庁

The write-amplifier 23 writes selectively and simultaneously write-in data held in the write-register 22 corresponding to the set write-release flag Wrk in a memory cell array 11 when interruption of the burst cycle is indicated by a control signal/CE.例文帳に追加

ライトアンプ２３は，制御信号／ＣＥによってバーストサイクルの中止が指示されたとき，セットされているライトリリースフラグＷＲｋに対応するライトレジスタ２２ｋに保持されている書込データを，選択的に，且つ，同時にメモリアレイ１１に書き込む。 - 特許庁

In this image matching function-equipped slide type image sensor chip, a rectangular array sensor senses a finger sliding and passing through on it and obtains a fingerprint fragment analog signal, which is converted into an amplification signal by a gain adjustable amplifier.例文帳に追加

本発明の画像照合機能搭載スライド式映像センサーチップにおいて、長方形アレイセンサーは、その上を滑り通過する指を感知し指紋断片アナログ信号を取得、それはゲイン調節可能増幅器によって増幅信号に変換される。 - 特許庁

Moire fringes which are formed by light transmitted through a scale from a light source 1 are converted into an electric signal by a light receiving part 2 so as to be supplied to a microcomputer 6 via an amplifier 3, a waveform shaping circuit 4 and a gate array 5, and the high-order absolute value of the scale is detected.例文帳に追加

光源１からスケールを透過する光が形成するモアレ縞を、受光部２によって電気信号に変換し、アンプ３、波形整形回路４、ゲートアレイ５を介してマイコン６に供給し、スケールの上位のアブソリュート値を検出する。 - 特許庁

An error code correcting system consisting of 64 bits data bit and 9 bits check bit with respect to a memory array ARY such as a DRAM is introduced, for instance, and an error correction code circuit ECC according to the above arrangement is disposed adjacent to a sense amplifier column SAA.例文帳に追加

例えば、ＤＲＡＭなどのメモリアレイＡＲＹに対して、６４ビットのデータビットと９ビットのチェックビットからなる誤り符号訂正方式を導入し、これに伴う誤り訂正符号回路ＥＣＣをセンスアンプ列ＳＡＡに隣接して配置する。 - 特許庁

This device is provided with a memory cell array 1 in which memory cells storing fuse data are arranged, a register 8 for fuse storing fuse data read out from the memory cell and a reference voltage circuit 9 consisting of a differential amplifier for generating reference voltage.例文帳に追加

ヒューズデータが記憶されているメモリセルが配置されているメモリセルアレイ１と、メモリセルから読み出したヒューズデータを格納するヒューズ用レジスタ８と、差動増幅器を有して構成された、基準電圧を発生する基準電圧回路９とを具備する。 - 特許庁

A sensor device includes a photoelectric conversion element array portion 31A having a plurality of photoelectric conversion elements 31a; an amplifier 33A for amplifying the output of the plurality of the photoelectric conversion elements 31a due to a charge accumulation operation of this time; a counter 38; and a determining portion 51.例文帳に追加

センサ装置は、複数の光電変換素子３１ａを有する光電変換素子アレイ部３１Ａと、今回の電荷蓄積動作による前記複数の光電変換素子３１ａの出力を増幅する増幅器３３Ａと、カウンタ３８と、判定部５１とを備える。 - 特許庁

The circuit blocks CB1 to CBN include at least one memory block MB which stores image data, and at least one data driver block DB for driving data lines; and the memory block MB includes a memory cell array, a row address decoder RD, and a sense amplifier block SAB.例文帳に追加

回路ブロックＣＢ１〜ＣＢＮは、画像データを記憶する少なくとも１つのメモリブロックＭＢと、データ線を駆動するための少なくとも１つのデータドライバブロックＤＢを含み、メモリブロックＭＢは、メモリセルアレイとローアドレスデコーダＲＤとセンスアンプブロックＳＢを含む。 - 特許庁

To compensate for amplifier offset and gain artifacts of integrating read amplifiers 145 connected to a matrix address type array of photosensors 116 in a matrix address type X-ray imaging panel 115, and correct image signals generated by the imaging panel.例文帳に追加

マトリックス・アドレス式Ｘ線撮像パネル（１１５）においてフォトセンサ（１１６）のマトリックス・アドレス式アレイに接続された積分型読み出し増幅器（１４５）内の増幅器オフセット及びゲイン・アーチファクトを補償し、また該撮像パネルにより発生された画像信号を補正する - 特許庁

A hybrid wavelength converter 100 of the transit phase modulation type is constituted, by forming a Mach-Zehnder optical interference circuit 120 on a platform 110 and mounted with one semiconductor optical amplifier array 130, having four SS-SOA elements 131 to 134.例文帳に追加

相互位相変調型のハイブリッド波長変換器１００では、プラットホーム１１０上にマッハツェンダ型光干渉回路１２０が形成されており、４つのＳＳ−ＳＯＡ素子１３１〜１３４を備えた１つの半導体光増幅アレイ１３０が実装されている。 - 特許庁

The sensing speed is increased via a gate voltage control circuit of the shared MOS transistor connecting a sense amplifier and a memory cell array by considering the noise at sensing, lowering the shared MOS transistor gate voltage (SHR) in two steps and reducing the amplified bit line capacity.例文帳に追加

センスアンプとメモリセルアレイを接続するシェアードＭＯＳトランジスタ・ゲート電圧制御回路により、センス時にノイズを考慮した上で、シェアードＭＯＳトランジスタ・ゲート電圧（ＳＨＲ）を２段階で下げ、増幅するビット線容量を低減することで、センス速度を高速化する。 - 特許庁

A transmission signal adjustment part 303 adjusts a transmission complex signal SS2 based on the adjustment value α in order to control the directivity of the transmission of the array antenna and to correct the distortion of the transmission signal output from the amplifier 307 simultaneously.例文帳に追加

送信信号調整部３０３は、調整値αに基づいて送信複素信号ＳＳ２を調整することによって、アレイアンテナの送信の指向性の制御と増幅部３０７から出力される送信信号の歪みを補正する処理とを同時に行う。 - 特許庁

The semiconductor memory device 1 is provided with: a memory cell array 2; a sense amplifier section 3; a column decoder 4; an address buffer 5a; an address buffer 5b; a row decoder 6; a control circuit 7; an input buffer circuit 8; an output buffer circuit 9; a power regeneration circuit 10; and a voltage step-down circuit 12.例文帳に追加

半導体記憶装置１には、メモリセルアレイ２、センスアンプ部３、列デコーダ４、アドレスバッファ５ａ、アドレスバッファ５ｂ、行デコーダ６、制御回路７、入力バッファ回路８、出力バッファ回路９、電力回生回路１０、及び降圧回路１２が設けられている。 - 特許庁

This sense amplifier (38) comprises differential amplifiers (Q5, Q6) provided with first and second input nodes (74, 75), and reads out data in a multiple-state memory cell (RM) of a resistive memory array (30) responding to read-out voltage (VR) applied to both ends of the memory cell (RM) being sensed.例文帳に追加

第1と第2の入力ノード(74,75)を備えた差動増幅器(Q5,Q6)を含み、センシングされるメモリセル(Ｒ_Ｍ)の両端に印加される読み取り電圧(VR)に応答して、抵抗性メモリアレイ(30)の複数状態メモリセル(Ｒ_Ｍ)のデータを読み取るためのセンス増幅器(38)が提供される。 - 特許庁

This semiconductor memory has plural main data lines connected between a block sense amplifier array for transmitting data and a data output buffer, and takes plural cell data read out from plural memory cells in advance corresponding to one input/output port.例文帳に追加

本発明は、データ伝送のためブロックセンスアンプアレイとデータ出力バッファとの間に連結された複数のメインデータラインを持ち、一つの入出力ポートに対応して複数のメモリセルからリーとされた複数個のセルデータを先取る半導体メモリ装置に関する。 - 特許庁

The infrared solid state imaging device includes a detection array (502) which is arranged a plurality of arrays of a pixel containing the field effect transistor as the heat sensitive body which outputs the temperature change as the electric signal change, a predetermined load (704) forming the grounded source amplifier circuit connecting to the field effect transistor, a signal reading circuit (509) which reads the output signal of the grounded source amplifier circuit.例文帳に追加

赤外線固体撮像装置は、温度変化を電気信号の変化として出力する感熱体として電界効果トランジスタを含む画素が複数個アレイ状に配置されてなる検出器アレイ（５０２）と、電界効果トランジスタと接続され、ソース接地増幅回路を形成する所定の負荷（７０４）と、ソース接地増幅回路の出力信号を読み出す信号読み出し回路（５０９）とを備える。 - 特許庁

The active integrated antenna and active integrated antenna array is provided with an oscillation layer 700 that generates a carrier signal, a modulation layer 500 that modulates the carrier signal received from the oscillation layer 700, an amplifier layer 300 that amplifies the signal received from the modulation layer 500, and a radiation layer 100 that emits a signal received from the amplifier layer 300 as an electromagnetic wave and each layer adopts a layered structure.例文帳に追加

搬送波信号を発生させる発振層７００と、該発振層７００から入力される搬送波信号に変調を加える変調層５００と、該変調層５００から入力される信号を増幅する増幅層３００と、該増幅層３００から入力される信号を電磁波として放射する放射層１００とを備え、前記各層を積層構造としてなること。 - 特許庁

To provide an optical fiber wide area sensor system for realizing a high gain by dividing an array into sub-arrays which are also favorable to reduction of power division loss of signal transmission light, arranging a remote post-amplifier in transmission channel and between the sub-arrays, and reducing input light.例文帳に追加

アレイを信号伝送光のパワー分割損を小さくすることにも有利なサブアレイに分割する構成をとり、伝送路とサブアレイ間とにリモートポストアンプを配置し、入力光を低下させることにより、高い利得を実現させることができる光ファイバ広域センサシステムを提供する。 - 特許庁

To provide an infrared solid state imaging device with high in temperature detection sensitivity and small in temperature detection sensitivity fluctuation, in the infrared solid state imaging device which includes a grounded source amplifier circuit containing a field effect transistor, with arranging the field effect transistors which are a heat sensitive body in an array configuration.例文帳に追加

感熱体である電界効果トランジスタをアレイ状に配置し、電界効果トランジスタを含むソース接地増幅回路を備えた赤外線固体撮像装置において、温度検出感度が高く、かつ温度検出感度のばらつきを小さくした赤外線固体撮像装置を提供する。 - 特許庁

A column amplifier 20 is connected to an output of a photoelectric-conversion region 1, in which a plurality of unit pixels 1-nm respectively having a photodiode are arranged in a two-dimensional array shape, via a signal output line 9 so as to sequentially store a pixel signal of each read-out unit pixel 1-nm.例文帳に追加

カラムアンプ部２０は、フォトダイオードを有する複数の単位画素１−ｎｍが二次元アレイ状に配置された光電変換領域部１の出力に、信号出力線９を介して接続され、読み出された各単位画素１−ｎｍの画素信号を順次蓄積する。 - 特許庁

The sense amplifier circuit 30 senses the data DS stored in the memory cell array 10 by using reference levels REF1 and REF2, and outputs the read data DR1, DR2 corresponding to the reference levels REF1 and REF2 for the stored data DS.例文帳に追加

センスアンプ回路３０は、メモリセルアレイ１０に格納されている格納データＤＳを複数のリファレンスレベルＲＥＦ１，ＲＥＦ２を用いてセンスし、その格納データＤＳに関して複数のリファレンスレベルＲＥＦ１，ＲＥＦ２のそれぞれに対応する複数のリードデータＤＲ１，ＤＲ２を出力する。 - 特許庁

The semiconductor storage has, a memory array 100 having memory cells M11-Mnm, a bit line charge and discharge circuit 102, a bit line selection circuit 103, and a load circuit 105 connected between a data line DL connected to the bit line selection circuit 103 and a sense amplifier 104.例文帳に追加

この半導体記憶装置は、メモリセルＭ１１〜Ｍｎｍを有するメモリセルアレイ１００とビット線充放電回路１０２とビット線選択回路１０３と、ビット線選択回路１０３に接続されたデータ線ＤＬとセンスアンプ１０４との間に接続された負荷回路１０５を備える。 - 特許庁

To provide a semiconductor memory device in which a chip size is reduced by making a bit line fine or in which a sense amplifier and a memory cell array with an enhanced operating speed, by lowering a threshold voltage can be operated satisfactorily at a voltage which is lower than an external power-supply voltage.例文帳に追加

ビット線の細線化によってチップサイズが縮小され、或いは、しきい値電圧の低下によって作動速度が向上したセンスアンプやメモリセルアレイを、外部電源電圧よりも低い電圧で良好に作動させることができる半導体記憶装置を提供する。 - 特許庁

The detector elements 150 in respective regions 102, 104 in the two-dimensional array 100 can be gate-controlled separately and the detector elements can be gate-driven at a flock (112 or 14) unit so as to read out data to a region frontal amplifier 106 via a common data line 152.例文帳に追加

２次元アレイ（１００）内の各領域（１０２，１０４）内の検出器素子（１５０）は、別々にゲート制御することができ、また、共通のデータ線（１５２）を介して領域前置増幅器（１０６）へデータを読み出すように、検出器素子をフロック（１１２又は１４）単位でゲート駆動することができる。 - 特許庁

The memory part 9 is provided with a main cell array 7 having a plurality of nonvolatile memory cells 29, a nonvolatile first reference cell 3 being reference, and a first sense amplifier 5 reading out data of the memory cell 29 based on an output of the main memory cell 29 and an output of the first reference cell 3.例文帳に追加

記憶部９は、複数の不揮発性メモリセル２９を有するメインセルアレイ７と、基準となる不揮発性第１リファレンスセル３と、メモリセル２９の出力と第１リファレンスセル３の出力とに基づいてメモリセル２９のデータを読み出す第１センスアンプ５とを備える。 - 特許庁

To solve the problem that word line and data line ends are short-circuited or broken at boundary parts between a memory array and a sub-word driver or a sense amplifier due to interference of diffracted light generated at a pattern end part when a fine word line and a data line having a line width less than a wavelength are patterned in a memory.例文帳に追加

メモリーにおいて波長以下の線幅を有する微細なワード線やデータ線をパターニングする際、メモリーアレーとサブワードドライバやセンスアンプの境界部において、パターン端部で生ずる回折光が干渉するためワード線やデータ線端がショートしたり、断線を起こす問題を解決する。 - 特許庁

The first wavefront 103 is a substantially spherical wavefront, the reflector having a shape corrects each amplitude taper of the first wavefront 103, and a substantially uniform amplitude component is given to the reflection wavefront 107, when the wave enters the active array amplifier 108.例文帳に追加

最初の波面１０３は、実質的に球面波面であり、形状を有する反射器は上記最初の波面１０３のあらゆる振幅テーパーを補正して、上記反射波面１０７に、上記アクティブアレイアンプ１０８に入射するときに実質的に均一な振幅成分を与える。 - 特許庁

The semiconductor chip 10 comprises the area sensor 12 of thermopile type consisting of a plurality of thermopile elements arranged into an array; an amplifier 13 for amplifying output of area sensor 12; and a heat conductive metal membrane 11, arranged at least adjacent to a part of periphery of the area.例文帳に追加

半導体チップ１０に形成されたアレイ状に配列された複数のサーモパイル素子からなるサーモパイル型エリアセンサ１２と、エリアセンサ１２の出力を増幅するアンプ１３と、エリアセンサ１２の周辺部の少なくとも一部に近接して配置形成された熱伝導性金属膜１１とを具備する。 - 特許庁

Digital/analog converters 12 convert orthogonal digital base band signals I/Q from a gate array 11 into analog signals, an orthogonal modulation circuit 13 applies orthogonal modulation to the analog signals, a frequency conversion circuit 16 applies frequency conversion to the modulated signal, a high frequency amplifier 17 amplifies the frequency-converted signal and an antenna 18 transmits the amplified signal.例文帳に追加

ゲートアレイ１１からの直交デジタルベースバンド信号Ｉ／ＱをＤ／Ａ変換回路１２でアナログ変換し、直交変調回路１３で直交変調し、その変調信号を周波数変換回路１６で高周波変調信号に周波数変換し、高周波増幅器１７で増幅してアンテナ１８から送信する。 - 特許庁

A pair of bit lines are connected to a sense amplifier through an N channel type transistor, memory cells constituting a memory cell array are connected to the bit line pair, and the gate voltage of the N channel type transistor is set lower than a voltage obtained by adding the threshold value voltage amount of the N channel type transistor to the driving voltage of the memory cells.例文帳に追加

センスアンプは、センスアンプに一対のビット線対がＮチャネル型トランジスタ対を介して接続され、ビット線対には、メモリセルアレイを構成するメモリセルが接続され、Ｎチャネル型トランジスタのゲート電圧は、メモリセルの駆動電圧にＮチャネル型トランジスタのしきい値電圧分を加えた電圧よりは低い電圧に設定されている。 - 特許庁

In the array antenna having a plurality of horn antennas 1a and 1b that are arranged in a specific arrangement, and an amplifier 3 for amplifying a reception signal by each of the horn antenna 1a and 1b, the plurality of horn antennas 1a and 1b are arranged while the polarization directions of the adjacent horn antennas 1a and 1b orthogonally cross each other.例文帳に追加

所定の配列で配置された複数のホーンアンテナ１ａ，１ｂと、各ホーンアンテナ１ａ，１ｂによる受信信号を増幅する増幅器３とを備えたアレイアンテナ装置において、前記複数のホーンアンテナ１ａ，１ｂは、隣接するホーンアンテナ１ａ，１ｂの偏波方向を互いに直交させて配列されている。 - 特許庁

The semiconductor storage device includes a plurality of memory mats MAT0 to MAT8 arranged in line and a column of sense amplifier array SAA disposed between the neighboring memory mats, and activates each dummy word line DWL in the memory mats neighboring to the selected memory mat by responding to an activated word line WL in the selected memory mat.例文帳に追加

一列に配列された複数のメモリマットＭＡＴ０〜ＭＡＴ８と、隣り合うメモリマットの間に配置されたセンスアンプ列ＳＡＡとを備え、選択されたメモリマットにおけるワード線ＷＬの活性化に応答して、当該選択されたメモリマットの隣にあるメモリマットにおけるダミーワード線ＤＷＬを活性化する。 - 特許庁

To provide a method for forming a pattern that can solve problems of short-circuit or breaking of word lines and data line ends caused by interference of diffracted light produced at a pattern end on a boundary part between a memory array and a sub-word driver or sense amplifier when fine word lines and data lines having linewidth smaller than a wavelength are patterned on a memory.例文帳に追加

メモリーにおいて波長以下の線幅を有する微細なワード線やデータ線をパターニングする際、メモリーアレーとサブワードドライバやセンスアンプの境界部において、パターン端部で生ずる回折光が干渉するためワード線やデータ線端がショートしたり、断線を起こす問題を解決するパターン形成方法を提供する。 - 特許庁

Data read through a main bit line MBL from a memory block 2 having a memory cell array constituted of a dynamic type storage element are amplified by a sense amplifier circuit and latched by a latch circuit 12, and only one of outputs from a plurality of tristate buffers 13 to receive the output of the latch circuit is set so as to become a state to be outputted.例文帳に追加

ダイナミック型記憶素子からなるメモリセルアレイを有するメモリブロック２からメインビット線ＭＢＬを通して読み出されるデータを、センスアンプ回路１１で増幅してラッチ回路１２でラッチし、ラッチ回路の出力を入力とする複数のトライステートバッファ１３からの出力のうち、一つのみを出力可能状態に設定する。 - 特許庁

In the auxiliary cell array 2, write-in and read-out of 1/2 VBLH is performed for the memory cell, decision by majority of sense output of an auxiliary sense amplifier circuit 9 is performed by a decision by majority circuit 11, a high level potential VDWLH supplied to a dummy word line driving circuit 5 is generated by a VDWLH generating circuit 13 in accordance with the result.例文帳に追加

補助セルアレイ２において、メモリセルに１／２ＶＢＬＨの書き込みと読み出しを行い、多数決回路１１により補助センスアンプ回路９のセンス出力の多数決をとって、その結果に応じてＶＤＷＬＨ発生回路１３によりダミーワード線駆動回路５に供給される高レベル電位ＶＤＷＬＨを発生させる。 - 特許庁

This semiconductor memory has memory array structure, in which a plurality of word lines for selecting the prescribed memory cell and a plurality of bit lines are arranged in an intersectional state, and the memory is provided with two memory cells (e.g. MC1, MC2) constituting one bit and a sense amplifier connected electrically to each of the memory cells via bit lines.例文帳に追加

本発明の半導体記憶装置は、所定のメモリセルを選択するための複数本のワード線と複数本のビット線とが交差して配列されたメモリアレイ構造を有し、１ビットを構成する２つのメモリセル（たとえばＭＣ１、ＭＣ２）と、それらのメモリセルの各々にビット線を介して電気的に接続されたセンスアンプとを備えている。 - 特許庁

Multi-mode light originated from a semiconductor laser 1 is made to pass through an array waveguide grating(AWG) optical filter 11, single- mode light outputted from one of ports is amplified by the use of an EDFA 3, and furthermore amplified by a semiconductor optical amplifier 12 so that noises which are in a low-frequency region and decreased in response are reduced.例文帳に追加

半導体レーザ１から発生された多モード光をアレイ導波路グレーティング型（ＡＷＧ）光フィルター１１に通過させ、そのうちの１つのポートから出力される単一モード光をＥＤＦＡ３を用いて増幅し、さらに半導体光増幅器１２で増幅することにより、応答が低下する低周波領域のノイズを低減する。 - 特許庁

An FB signal generation circuit comprising a differential amplifier OTA, NMOS Q3, a reference voltage Vref1, a capacitor C3 and a shunt regulator Z1 generates an FB signal corresponding to an output current ID1 passed through the LED array 2 in the ON period of the SW signal in the supplementary period except in the ON period of the SW signal.例文帳に追加

差動増幅器ＯＴＡ、ＮＭＯＳＱ３、基準電圧Ｖｒｅｆ１、コンデンサＣ３、及びシャントレギュレータＺ１からなるＦＢ信号生成回路は、ＳＷ信号のＯＮ期間以外の補充期間には、ＳＷ信号のＯＮ期間にＬＥＤアレイ２を流れた出力電流ＩＤ１に対応するＦＢ信号を生成させる。 - 特許庁

A flat panel X-ray detector includes: a semiconductor layer for converting X rays into a charge; a plurality of divided electrodes for collecting the charge converted by the semiconductor layer as a detection signal; a switching element for reading the collected detection signal; two amplifier array circuits for processing the read detection signal; and a light irradiating section for irradiating the divided electrodes in the semiconductor layer with a light.例文帳に追加

フラットパネル型Ｘ線検出器は、Ｘ線を電荷に変換する半導体層と、この半導体層で変換された電荷を検出信号として収集する複数個の分割電極と、収集した検出信号を読み出すためのスイッチング素子と、読み出した検出信号を処理する２個のアンプアレイ回路と、半導体層の分割電極が設けられている一方面へ向けて光を照射する光照射部とを備えている。 - 特許庁