「arithmetic processor」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

The arithmetic processor 60 determines a gap amount to display the determined gap amount to a displaying device 630.例文帳に追加

演算処理装置６０は、ずれ量を計測し、計測されたずれ量を表示装置６３０に表示させる。 - 特許庁

This processor is provided with a fetch part 10, arithmetic units V_A to V_E operable in parallel and a register file part 100.例文帳に追加

本プロセッサはフェッチ部１０と、並列動作可能な演算ユニットＶ＿Ａ〜Ｖ＿Ｅと、レジスタファイル部１００を含む。 - 特許庁

To provide an information processor, capable of easily extending a system and of performing communication between arithmetic processing units.例文帳に追加

システムの拡張を容易に行い、演算処理装置間の通信が可能な情報処理装置を提供する。 - 特許庁

This processor is provided with a fetch part 10; arithmetic units V_A to V_E operable in parallel; and a register file part 100.例文帳に追加

本プロセッサはフェッチ部１０と、並列動作可能な演算ユニットＶ＿Ａ〜Ｖ＿Ｅと、レジスタファイル部１００を含む。 - 特許庁

The image processing program makes the image processor having a data acquisition part and an arithmetic part execute the following steps.例文帳に追加

画像処理プログラムは、データ取得部と、演算部とを有する画像処理装置に、以下のステップを実行させる。 - 特許庁

This information processor includes a control processing part and an arithmetic processing part for operating an OS and firmware.例文帳に追加

制御処理部と、ＯＳ及びファームウェアが動作する演算処理部とを備える情報処理装置が提供される。 - 特許庁

Each processor element includes an arithmetic circuit for performing multiplication, combining and accumulating operations, and a register file.例文帳に追加

各プロセッサ素子は、乗算、組合せおよび演算の累算を行うための演算回路、およびレジスタ・ファイルを含む。 - 特許庁

This dynamic reconfiguration device is configured to dynamically reconfigure an arithmetic processor 10, and provided with cross bar switches 1 installed in each of a plurality of arithmetic processing blocks 11 being the configuring elements of the arithmetic processor 10 for selectively inputting and outputting prescribed signals to the corresponding arithmetic processing unit 11.例文帳に追加

本発明に係る動的再構成デバイスは、演算処理装置１０を動的に再構成する動的再構成デバイスであって、演算処理装置１０の構成要素である複数の演算処理ブロック１１各々に設けられ、対応する演算処理ブロック１１に所定の信号を選択的に入出力可能なクロスバースイッチ１を備える。 - 特許庁

To achieve a low cost multi-processor for integration which is characterized by a reconfigurable inter-processor core connection topology for increasing scalable arithmetic performance and the degree of freedom by making variable the number of processor cores.例文帳に追加

プロセッサコア数を可変とすることによるスケーラブルな演算性能、および自由度が高く再構成可能なプロセッサコア間結合トポロジを特徴とする、組み込み向け低コストマルチプロセッサを実現する。 - 特許庁

A main processor 1 compares an arithmetic processed result, using the input data of an input data area 111 for diagnosis with the expected output data of an expected output data area 112 for diagnosis, and transmits the arithmetic processed result to a sub-processor 2.例文帳に追加

メインプロセッサ１は、診断用入力データ領域１１１の入力データを用いた演算処理結果を診断用期待出力データ領域１１２の期待出力データと比較し、演算処理結果をサブプロセッサ２に送る。 - 特許庁

To provide a processor generating different exceptions at the time of executing an instruction for a sub-arithmetic unit when the sub-arithmetic unit is not added to a CPU, and at the time of designating the non-use of the sub-arithmetic unit by software.例文帳に追加

副演算装置をＣＰＵに付加していないときに副演算装置用の命令を実行した場合と、副演算装置の不使用がソフトウエアで指定されたときに異なる例外を発生できるプロセッサを提供する。 - 特許庁

In this fault processor, when the fault is generated while an input/output processor 11-1 is during the inter-processor communication processing of a response form with an arithmetic processor 2-1, a fault state judgment part 15-1 judges whether or not the fault of the input/output processor 11-1 is the fault incapable of automatic correction.例文帳に追加

入出力プロセッサ１１−１が、演算プロセッサ２−１と応答形式のプロセッサ間通信処理中に障害が発生すると、障害状態判定部１５−１は入出力プロセッサ１１−１の障害が自動訂正不可能な障害であるかどうかの判定をする。 - 特許庁

To provide an outline extracting method, an image processor and its computer program whose arithmetic quantity is small, and whose extracting precision is high.例文帳に追加

演算量が少なく、抽出精度が高い輪郭線抽出方法、画像処理装置、及びコンピュータプログラムの提供。 - 特許庁

To provide a high speed picture processor capable of quickly processing a basic picture arithmetic operation in a simple circuit constitution.例文帳に追加

簡単な回路構成で、基本的な画像演算を高速に処理することが可能な高速画像処理装置の提供。 - 特許庁

DICTIONARY RETRIEVAL METHOD, RECORDING MEDIUM FOR RECORDING PROGRAM FOR INPLEMENTING THIS RETRIEVAL METHOD, AND ARITHMETIC PROCESSOR例文帳に追加

辞書検索方法、およびその検索方法を実施するためのプログラムが記録された記録媒体ならびに演算処理装置 - 特許庁

To provide an arithmetic processor for shortening a processing time by reducing the access frequency of a register file.例文帳に追加

レジスタファイルのアクセス回数を低減することで処理時間を短縮することができる演算処理装置の提供を図る。 - 特許庁

This information processor is provided with: an instruction execution control part (11); an arithmetic execution part (12); and a condition code generation part (13).例文帳に追加

情報処理装置は、命令実行制御部（１１）と、演算実行部（１２）と、コンディションコード生成部（１３）とを具備する。 - 特許庁

Electrical signals are sent through a cable 4 from a signal terminal 11 set on the substrate 3 to an arithmetic processor 7.例文帳に追加

基板３上に設けられた信号端子１１からケーブル４を介して電気信号が演算処理器７に送られる。 - 特許庁

The sub-processor 2 compares the arithmetic processed result with the expected output data of an expected output data area 212 for diagnosis.例文帳に追加

サブプロセッサ２は、演算処理結果を診断用期待出力データ領域２１２の期待出力データと比較する。 - 特許庁

To realize a periodical diagnosis controlling method without burdening an arithmetic unit or the like in an information processor with a useless load.例文帳に追加

情報処理装置における演算装置等に無駄な負荷がかからない定期的診断制御方法を提供する。 - 特許庁

This arithmetic processor is provided with a shift calculation part of (i) bits which calculates αi in the α and a reference table of numbers of 2i.例文帳に追加

前記αにおいて、α^iの演算を行うため、ｉビットのシフト演算部と２^iの数の参照テーブルを設けた。 - 特許庁

The control computation processor 21 executes control computation using the input data, and issues the output request of the arithmetic result to the co-processor 22 for I/O access.例文帳に追加

制御演算用プロセッサ２１はこの入力データを用いて制御演算を実行し、ＩＯアクセス用コプロセッサ２２に対し演算結果の出力要求を行う。 - 特許庁

Data read out of the memory M are segmented by a computing element 28, held in an arithmetic result register 32, and sent to the processor P through a processor interface circuit 10.例文帳に追加

メモリＭから読み出されたデータは、演算器２８で切出し処理されて、演算結果レジスタ３２に保持され、プロセッサインタフェース回路１０を介してプロセッサＰに送られる。 - 特許庁

The sub-processor SPE 2A forms a sub-arithmetic processor group SPE 2G in which at least two sub-processors among the plurality of sub-processors SPE 2A have the same structure.例文帳に追加

サブプロセッサーＳＰＥ２Ａは、複数の該サブプロセッサーＳＰＥ２Ａのうち少なくとも２つのサブプロセッサーが同じ構造を有するサブ演算プロセッサーグループＳＰＥ２Ｇを形成する。 - 特許庁

To provide a system for doubly diagnosing the normality of the arithmetic processing of a microprocessor, in which the costs of a sub-processor can be reduced without being affected by the input error of each processor.例文帳に追加

各プロセッサの入力誤差の影響を受けず、サブプロセッサのコストを下げられるマイクロプロセッサの演算処理の正常性を二重に診断する方式を提供する。 - 特許庁

To provide an arithmetic processor capable of quickly operating data transfer at the time of executing a data transfer instruction in an arithme tic processor having a data transfer instruction.例文帳に追加

データ転送命令を持つ演算処理装置において、データ転送命令を実行する場合に、データ転送を高速に行うことができる演算処理装置を提供する。 - 特許庁

To provide an arithmetic processor which can suppress the increase of instruction code size and enhancing arithmetic efficiency by the instruction code in a CPU, which can be efficiently used by eliminating loss of time during arithmetic processing to the utmost and which can enhance the performance as an arithmetic processing system in an extended arithmetic unit.例文帳に追加

ＣＰＵにおいて、命令コードサイズの増加を抑え、かつその命令コードによる演算効率を向上することができるとともに、拡張演算器において、演算処理中の時間的ロスを極力なくし効率的に利用することができ、演算処理システムとしてのパフォーマンスを向上することができる演算処理装置を提供する。 - 特許庁

To provide an arithmetic processor allowing improvement of processing speed with a simple configuration without drastically increasing a circuit scale or a wiring resource, and capable of various kinds of arithmetic operations.例文帳に追加

回路規模や配線資源を大幅に増加することなく、簡易な構成で処理速度を向上させることができるとともに、多種類の演算が可能である演算処理装置を提供する。 - 特許庁

To provide a data processor for reducing the increase of the physical scale, and for preventing the deterioration in arithmetic performance as a digital signal processor at the time of loading the functions of a microprocessor and a digital signal processor on one LSI.例文帳に追加

マイクロプロセッサとデジタルシグナルプロセッサの機能を一つのＬＳＩに搭載するにあたり、物理的な規模の増大を極力抑え、かつデジタルシグナルプロセッサとしての演算性能を落とさないデータ処理装置を提供する。 - 特許庁

The controller generates a second error detection code from second information output as a result obtained by executing the program by a second processor configured such that the second processor outputs the same arithmetic result as the first processor.例文帳に追加

そして、第一プロセッサと同一の演算結果を出力するべく構成されている第二プロセッサがプログラムを実行した結果として出力する第二情報から第二誤り検出符号を生成する。 - 特許庁

In this data processor (1), a CPU (2) for decoding an instruction and performing the instruction sets control data through a bus (13), and the data processor (1) has a multiple-length arithmetic circuit (8) for performing arithmetic processing to multiple-length data on the basis of the set control data.例文帳に追加

データプロセッサ（１）は、命令を解読して実行するＣＰＵ（２）によりバス（１３）を介して制御データが設定され、設定された制御データに基づいて多倍長データに対する演算処理を行う多倍長演算回路（８）を有する。 - 特許庁

In this arithmetic processor, a plurality of unit arithmetic circuits each having a first register 16, a second register 17, a first selector 18, a second selector 19, a third selector 20, a bit shifter 21, a subtracter 22, an adder 23 and an absolute value arithmetic operator are arranged.例文帳に追加

演算処理装置は、第１レジスタ１６、第２レジスタ１７、第１セレクタ１８、第２セレクタ１９、第３セレクタ２０、ビットシフタ２１、減算器２２、加算器２３、絶対値演算器を有する単位演算回路が複数個配列されて構成される。 - 特許庁

To simply create an image made up of an arbitrary number of superposed images even with an arithmetic processor with small memory and low performance.例文帳に追加

少ないメモリで低性能の演算処理装置でも任意の枚数の画像を重ね合せた画像を簡単に作成可能とする。 - 特許庁

A processor unit ui consists of a program memory ai, a control part bi, an arithmetic part ci and a register file di (i=1, 2, 3, 4).例文帳に追加

プログラムメモリａｉ、制御部ｂｉ、演算部ｃｉ、レジスタファイルｄｉ（ｉ＝１，２，３，４）によりプロセッサユニットｕｉが構成される。 - 特許庁

MEMORY ACCESS CONTROL METHOD FOR PARALLEL COMPUTER SYSTEM AND ARITHMETIC PROCESSOR INTERNAL NETWORK UNIT FOR REALIZING THE METHOD例文帳に追加

並列計算機システムにおけるメモリアクセス制御方式およびその方式を実現するための演算処理装置内ネットワークユニット - 特許庁

The rear connection surfaces of the board connect slave cards (17, 18, and 19) to a central arithmetic processor master card (16) in order.例文帳に追加

基板後方の接続面は順にスレイブカード（１７、１８、１９）を中央演算処理装置マスターカード（１６）に接続する。 - 特許庁

A mechanism such as an arithmetic unit or a cache memory in the physical processor is used in competition or shared among the logical processors.例文帳に追加

物理プロセッサ内の演算器、キャッシュメモリなどの機構は、論理プロセッサ間で競合して使用されあるいは共有される。 - 特許庁

To provide an information processor and an image signal processing method, reducing EMI (electromagnetic interference) by easy arithmetic processing.例文帳に追加

容易な演算処理でＥＭＩを軽減させることができる情報処理装置および画像信号処理方法を提供する。 - 特許庁

To obtain a parallel arithmetic processor which can compute Y=ΣA*X*B at a high speed by reducing the transferred amount of data for computation.例文帳に追加

演算するためのデータ転送を少なくして、Ｙ＝ΣＡ＊Ｘ＊Ｂを高速演算する並列演算処理プロセッサを得る。 - 特許庁

Thus, by preferentially allocating the task to the dedicated processor, real-time processing can be performed while effectively using an arithmetic resource.例文帳に追加

このように、専用プロセッサに優先的にタスクを割り当てることで、演算資源を有効活用しつつリアルタイム処理が可能となる。 - 特許庁

To provide a multiprocessor capable of rearranging contexts and performing context switching without stopping arithmetic processing of a processor.例文帳に追加

プロセッサの演算処理を停止させることなく、コンテキストの入替やコンテキストスイッチングを行うことができるマルチプロセッサを提供する。 - 特許庁

A processor system comprises a plurality of arithmetic units 27 capable of parallel arithmetic processing, memories for storing data used in the arithmetic processing by the plurality of arithmetic units 27, a DMA control circuit 3 for starting the plurality of DMACs 31, and interface parts 4 to 6 for various peripheral circuits.例文帳に追加

プロセッサシステムは、それぞれが並列して演算処理を行うことが可能な複数の演算ユニット２７と、複数の演算ユニット２７が演算処理に使用するデータを格納するメモリと、図１では不図示の複数のDMAC３１の起動制御を行うDMA制御回路３と、各種周辺回路のインターフェース部４，５，６とを備えている。 - 特許庁

The output of the real-time arithmetic unit 4b is 180° rotated from the output of the real-time arithmetic unit 4a, then a coordinate rotation device 6 performs coordinate rotation and an arithmetic processor 7 Ors two pieces of label data of the real time arithmetic unit 4a and the coordinate rotation device 6 to complete the labeling.例文帳に追加

リアルタイム演算装置４ｂからの出力は、リアルタイム演算装置４ａの出力とは１８０°回転したものとなっているので、座標回転装置６で座標回転を行い、演算処理装置７により、リアルタイム演算装置４ａと座標回転装置６の２つのラベルデータのＯＲを取ることでラベル付けを行う。 - 特許庁

An SIMD type processor comprises: a plurality of processor elements 3a which include a plurality of registers 31b each for holding data subjected to arithmetic processing and holding data with which arithmetic processing has been performed; data transfer buses 41d connected to the processor elements 3a, respectively; and a register controller 31a which gives read signals or write signals to the registers 31b.例文帳に追加

演算処理されるデータを保持するとともに演算処理されたデータを保持するレジスタ３１ｂを複数備える複数のプロセッサエレメント３ａと、プロセッサエレメント３ａそれぞれに接続されるデータ転送バス４１ｄと、リード信号或いはライト信号をレジスタ３１ｂに与えるレジスタコントローラ３１ａと、を備える。 - 特許庁

This programmable controller having a sequence arithmetic processor to execute a sequence instruction comprises a program storage memory storing a processing instruction described in a general language by a user, and a general processor processing the processing instruction in the background of processing of the sequence arithmetic processor.例文帳に追加

シーケンス演算プロセッサを有し、シーケンス命令を実行するプログラマブル・コントローラにおいて、ユーザが汎用言語で記述した処理命令を格納するプログラム格納メモリと、前記処理命令を前記シーケンス演算プロセッサの処理のバックグラウンドで処理する汎用プロセッサとを備えることを特徴とするプログラマブル・コントローラ。 - 特許庁