「arithmetic processor」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

To provide a compensating filter capable of estimating a PM amount with high precision, a particulate amount measurement device, an arithmetic processor, and a particulate amount measurement method.例文帳に追加

高い精度でＰＭ量を推定できる補正用フィルタ、パティキュレート量測定装置、演算処理装置、及びパティキュレート量測定方法を提供すること。 - 特許庁

To inexpensively and easily apply an arithmetic processor to a plurality of systems and to finely execute priority control to trap requests on the side of an execution unit.例文帳に追加

複数のシステムに安価かつ容易に適用可能とし、また実行ユニット側でトラップ要求に対するプライオリティ制御をきめ細かく実行すること。 - 特許庁

This processor has: an arithmetic part executing calculation to input data; a plurality of first registers storing the data; and an input data extraction part.例文帳に追加

プロセッサは、入力されたデータに対する演算を実行する演算部と、データが格納される複数の第１レジスタと、入力データ抽出部とを有している。 - 特許庁

To reduce the number of repeating times of arithmetic operations only by slight addition of hardware in a nonlinear processing of data in the respective processor elements in an SIMD type microprocessor.例文帳に追加

ＳＩＭＤ型マイクロプロセッサにおける各プロセッサエレメント内データの非線形処理において、ハードウエアの僅かな追加のみで、演算の繰り返し回数を減らす。 - 特許庁

A processor 111 fetches the data from an input buffer memory 112, performs an arithmetic processing by a specified program and outputs the resultant data to an output buffer memory 113.例文帳に追加

プロセッサ１１１は入力バッファメモリ１１２からデータを取り込んで所定のプログラムで演算処理し、出力バッファメモリ１１３に出力する。 - 特許庁

To provide a vehicle surrounding image processor and recording medium capable of drawing a part outside a visual field of a camera and reducing loads on arithmetic processing.例文帳に追加

カメラの視野外に出た部分を描画すると共に、演算処理負担を軽減できる車両周辺画像処理装置及び記録媒体を提供する。 - 特許庁

Data corresponding to an item required for a transfer destination are extracted from these converted text data and transmitted to the transfer destination by the central arithmetic processor 2.例文帳に追加

中央演算処理装置２は、この変換後のテキストデータから、転送先に必要な項目に該当するデータを抽出して、転送先に送信する。 - 特許庁

A microcomputer 11 in an engine control ECU 10 is provided with a CPU 12, an RAM 13, an ROM 14, an FPU(floating point arithmetic processor) 15, and an I/O 16.例文帳に追加

エンジン制御ＥＣＵ１０内のマイコン１１はＣＰＵ１２、ＲＡＭ１３、ＲＯＭ１４、ＦＰＵ（浮動小数点演算プロセッサ）１５、Ｉ／Ｏ１６を備える。 - 特許庁

To suit at least two pictures respectively optimized as visible pictures suited to observation and interpretation to inter-picture arithmetic in a picture processor.例文帳に追加

画像処理装置において、観察読影に適した可視画像としてそれぞれ最適化された２以上の画像を、画像間演算に適したものとする。 - 特許庁

An arithmetic processor 1 is capable of designating a memory access mode on the host side of an address designation field in the instruction codes of a load instruction and a store instruction.例文帳に追加

演算処理装置１は、ロード命令およびストア命令の命令コード中、アドレス指定フィールドの上位側において、メモリアクセスモードを指定可能である。 - 特許庁

To reduce power consumption in accordance with the ability of an arithmetic processing part and to stabilize the operation without making a user excessively wait in an information processor.例文帳に追加

情報処理装置において、ユーザを余分に待たせることなく、演算処理部の能力に応じて電力消費量を低減し、かつ安定動作させること。 - 特許庁

To provide a variable length coding/decoding processor that uses a conventional numerical logic arithmetic section and a conventional register group to conduct variable length coding and decoding processing.例文帳に追加

汎用的な数値論理演算部及びレジスタ群を用いて、可変長符号復号処理を行う可変長符号復号プロセッサを提供する。 - 特許庁

Each processor element is pipelined, such that the latency for an arithmetic operation to complete is a multiple of the period, with which new operations can be initiated.例文帳に追加

各プロセッサ素子は、終了する算術演算の待ち時間を、それにより新しい演算をスタートする周期の倍数になるように、パイプライン処理している。 - 特許庁

A train side arithmetic processor 31 applies similar processings to calculate the predictive directions from the train station 30 to the earth stations 11-13.例文帳に追加

同時に、車上側演算処理装置３１は同様の処理を行って、車上局３０から地上局１１〜１３への予測方向を算出する。 - 特許庁

A processor 100 is equipped with an arithmetic circuit 126, a monitor display control circuit 123, a monitor output control circuit 124, and an image synthesizing processing circuit 128D.例文帳に追加

プロセッサ１００に対し、演算回路１２６、モニタ表示制御回路１２３、モニタ出力制御回路１２４、画像合成処理回路１２８Ｄを設ける。 - 特許庁

A gain setting data (arithmetic/set numerical value data) is incorporated into an endoscope shape detecting device 3 via a video processor 10 at the time of starting an endoscope system 1.例文帳に追加

ゲイン設定データ（演算／設定数値データ）は、内視鏡システム１の起動時に、ビデオプロセッサ１０を介して内視鏡形状検出装置３に取り込まれる。 - 特許庁

Also, in processing the block, the arithmetic processor 1 performs one dimensional inverse DCT processing for each row, and then performs one dimensional inverse DCT processing for each column.例文帳に追加

また、ブロックを処理する際に、各行の１次元逆ＤＣＴ変換処理を行った後、各列について１次元逆ＤＣＴ変換処理を行う。 - 特許庁

This device 1 is constituted of a keyboard 2 having plural input keys 20, display 3, arithmetic processor 4 and storage device 10 or the like.例文帳に追加

文字変換装置１は、複数の入力キー２０を有するキーボード２、ディスプレイ３、演算処理装置４、記憶装置１０等により構成されている。 - 特許庁

To provide a square sum arithmetic circuit based on a superior ROM system with small ROM capacity for a digital signal processor used for various electrics.例文帳に追加

各種電気機器に使用されるデジタル信号処理装置において、ＲＯＭ容量の小さい優れたＲＯＭ方式による二乗和演算回路を提供する。 - 特許庁

To generate an object program for executing a mathematical formula arithmetic operation in the configuration desired by a programmer, in a compile processor for generating an object program by compiling a source program describing a mathematical formula arithmetic operation.例文帳に追加

本発明は、数式演算を記述するソースプログラムをコンパイルしてオブジェクトプログラムを生成するコンパイル処理装置に関し、プログラマの望む形態で数式演算を実行するオブジェクトプログラムを生成できるようにすることを目的とする。 - 特許庁

In the VLIW processor in which a 401 arithmetic pipeline 0 and a 402 arithmetic pipeline 1 share a write port 416, a bit to delay the use of the write port and a field to specify the number of cycles to be delayed are provided in an instruction.例文帳に追加

４０１の演算パイプライン０と４０２の演算パイプライン１がライトポート４１６を共有するＶＬＩＷプロセッサにおいて、命令にライトポートの使用を遅延させるビットと遅延させるサイクル数を指定するフィールドを設ける。 - 特許庁

That is, the processor core is provided with an extended instruction for controlling the extended arithmetic unit, a control means for executing the extended instruction, and an interface means for controlling the extended arithmetic unit and transferring the data.例文帳に追加

すなわち、プロセッサコアは、拡張演算ユニットを制御するための拡張命令を備え、さらに拡張命令を実行するための制御手段と、拡張演算ユニットを制御しデータを転送するインターフェース手段とを内蔵した。 - 特許庁

To achieve a reconfigurable processor or a device allowing a logic change without loss of input data and deterioration in data arithmetic processing performance not achievable with a conventional reconfigurable processor or a device.例文帳に追加

従来のリコンフィギュラブルプロセッサまたは装置が実現できなかった、入力されるデータの損失が無く、尚且つデータ演算処理性能の劣化が無い論理変更を可能とするリコンフィギュラブルプロセッサまたは装置を実現する。 - 特許庁

To provide an information processor, an arithmetic processor, and a branch prediction method capable of dynamically limiting reading of a part of a branch target address in performing branch prediction by using a branch target buffer.例文帳に追加

分岐先バッファを用いて分岐予測を行う際に、分岐先アドレスの一部に対する読み込みを動的に制限することができる情報処理装置、演算処理装置および分岐予測方法を提供する。 - 特許庁

An arithmetic processing system for processing an operation of a computer program includes a plurality of functional units FU which are operable to process the primitive operation, and a processor which is operable to process the extended operation according to a control of each of the functional units.例文帳に追加

コンピュータプログラムの演算（operation）を処理する演算処理システムにおいて、基本演算（primitive operation）を処理する複数の機能ユニット（ＦＵ、functional unit）と、機能ユニットの制御によって拡張演算（extended operation）を処理するプロセッサ（processor）とを含む。 - 特許庁

To provide a method and device for musical sound generation that will neither break a waveform output nor generate noise, even if a waveform cannot be generated because of an increase in load on an arithmetic processor, when a musical sound is generated by executing specified software on the arithmetic processor.例文帳に追加

演算処理装置上で所定のソフトウエアを実行することにより楽音を生成する際、演算処理装置の負荷が増大したなどの理由で波形生成ができなかったときでも、波形出力をとぎれさせ、あるいはノイズを発生するようなことのない楽音発生方法及び装置を提供することを目的とする。 - 特許庁

This processor is provided with a plurality of processor elements 3a, provided with a plurality of registers 31b which store data to be subjected to arithmetic processing and also data that have been subjected to arithmetic processing, a data transfer bus 41d connected to each of the elements 3a, and register controllers 31a, giving a read or write signal to the registers 31b.例文帳に追加

演算処理されるデータを保持するとともに演算処理されたデータを保持するレジスタ３１ｂを複数備える複数のプロセッサエレメント３ａと、プロセッサエレメント３ａそれぞれに接続されるデータ転送バス４１ｄと、リード信号或いはライト信号をレジスタ３１ｂに与えるレジスタコントローラ３１ａと、を備える。 - 特許庁

In the second conditional flags, the flag contents are formed by OR between the flag contents of themselves before the arithmetic operation of the respective processor elements and establishment of the prescribed conditions in the arithmetic operation of the respective processor elements, when the flags once become '1' in the flag contents, they hold states of '1' until reset instructions to the second flags are issued.例文帳に追加

第２の条件フラグは、各プロセッサエレメントの演算前の自らのフラグ内容と各プロセッサエレメントの演算における上記所定の条件成立との論理和によりフラグ内容が形成され、このフラグ内容において一旦“１”となれば該第２のフラグに対するリセット命令が発行されるまで“１”の状態を保持する。 - 特許庁

To provide a conveyance controller which shortens a tact time of a processing apparatus as a whole, even if a load of a conveyance destination of an article to be conveyed becomes high, does not increase data volume which requires arithmetic processing also in a sheet conveyance line, does not need a large-scale arithmetic processor without making arithmetic processing time long.例文帳に追加

被搬送物の搬送先の負荷が高くなった場合にも、処理装置の総体としてのタクトタイムの短縮を図り、また、枚葉搬送ラインにおいても、演算処理を要するデータ量を増大させず、大掛かりな演算処理装置が不要で、演算処理時間が長くならない搬送制御装置を提供する。 - 特許庁

The encryption processing apparatus 1 uses a processor 30 performing encryption through encryption processing adopting the KPS system to perform a matrix arithmetic operation (multiplication between an execution ID and a secrecy algorithm) to calculate a common key and to omit a matrix arithmetic circuit and an input output function for the matrix arithmetic operation.例文帳に追加

暗号処理装置１は、ＫＰＳ方式による暗号処理において、暗号化を行うプロセッサ３０によって、共通鍵を算出するための行列演算（実行ＩＤと秘密アルゴリズムとの乗算）を行い、行列演算回路および行列演算のための入出力機能を省略することとしている。 - 特許庁

An LSI 10 comprises a processor 12 having a pipeline 15 which processes instruction data input to the processor 12 through a bus 13 and an arithmetic execution circuit 16 which perform, upon input of the instruction data processed by the pipeline 15 thereto, arithmetic processing according to the instruction data; and a storage circuit 14 which stores the instruction data input from the pipeline 15 to the arithmetic execution circuit 16.例文帳に追加

ＬＳＩ１０は、バス１３を介してプロセッサ１２に入力された命令データを処理するパイプライン１５、及びパイプラインに１５よって処理された命令データが入力され、命令データに従って演算処理を行う演算実行回路１６を有するプロセッサ１２と、パイプライン１５から演算実行回路１６に入力される命令データを格納する記憶回路１４と、を有するものである。 - 特許庁

The data processor has: an input part inputting an arithmetic expression for performing the calculation; and a generation part generating the communication program making the measurement device designated by the arithmetic expression of the input part transmit the measurement data.例文帳に追加

本装置は、演算を行なうための演算式を入力する入力部と、この入力部の演算式で指定された測定器に測定データの送信を行なわせる通信プログラムを生成する生成部とを有することを特徴とするものである。 - 特許庁

To obtain character string data compressing and encoding device, a character string data restoring device and a character string data arithmetic processor, by which compressed and encoded code string data is processed arithmetically without restoration and also the arithmetic processing is executed at a high speed according to data compression rate.例文帳に追加

圧縮符号化されたコード列データを復元せずに演算処理でき、データ圧縮率に応じて演算処理の高速化が可能な、文字列データ圧縮符号化装置及び文字列データ復元装置及び文字列データ演算処理装置の提供。 - 特許庁

A 2nd image processor 20 uses the digital image 11 and secret information 22 to apply a prescribed arithmetic operation, compares the result of arithmetic operation with the signature data 13 above so as to detect presence of illegal processing to the digital image 11.例文帳に追加

第２の画像処理装置２０は、そのディジタル画像１１と秘密情報２２とを用いて所定の演算を行い、その演算結果と上述の署名データ１３とを比較してそのディジタル画像１１に対する不正な処理の有無を検出する。 - 特許庁

Reading, writing of the input buffer memory 112 and output buffer memory 113 are controlled by a DMA 114 according to the processing state of the processor 111 and the data input/output is performed even during the arithmetic processing of the processor 111.例文帳に追加

ＤＭＡ１１４は、入力バッファメモリ１１２、出力バッファメモリ１１３の読み出し、書き込みをプロセッサ１１１の処理状況に応じて制御し、プロセッサ１１１の演算処理中でもデータの入出力が行われるようにする。 - 特許庁

To provide an image processor, a program for the same, and a recording medium for the processor which are capable of easily obtaining an image in a wide dynamic range and of reducing omissions in minute image information by processing delays or accumulation of arithmetic errors.例文帳に追加

広いダイナミックレンジの画像を簡潔に得ることができ、さらに処理遅延や演算誤差の累積による微小な画像情報の欠落を低減する画像処理装置およびそのプログラムおよびその記録媒体を提供すること。 - 特許庁

This image processor 1 has an arithmetic processor 2 that calculates a proofing image signal for proofing, by a second display 8, representation colors at a time when an original image of colors output on a first display 6 is represented by a printer 7.例文帳に追加

画像処理装置１は、第１ディスプレイ６で出力されるカラーの原画像がプリンター７で再現されるときの再現色を第２ディスプレイ８でプルーフするためのプルーフ用画像信号を算出する演算処理装置２を有する。 - 特許庁

To reduce processing standby time in relation to DMA(Direct Memory access) transfer of a processor by efficiently executing the DMA transfer regarding a multichannel DMA controller to execute an arithmetic operation of a processor and data transfer in parallel.例文帳に追加

プロセッサの演算とデータの転送とを並列実行するための複数チャネルＤＭＡコントローラに関し，ＤＭＡ転送を効率良く実行させることによって，プロセッサのＤＭＡ転送に関係する処理待ち時間を削減する。 - 特許庁

In a fire/fire-extinction status simulation system 10, a display device 14, an input device 16, a program memory 18 and a data memory 30 are connected to an arithmetic processor 12.例文帳に追加

火災・消火状況シミュレーションシステム１０は、演算処理装置１２に、表示装置１４，入力装置１６，プログラムメモリ１８，データメモリ３０が接続されている。 - 特許庁

To provide an image processor and an image processing method by which the total arithmetic processing cost in the case of generating a reduced image from an original image can be reduced, and to provide a computer- readable memory.例文帳に追加

原画像から縮小画像を生成する際のトータルの演算処理コストを低減できる画像処理装置及びその方法、コンピュータ可読メモリを提供する。 - 特許庁

That is, the arithmetic processor 1 can process the load instruction and the store instruction beyond the memory boundary as the vector instructions in parallel with other vector instructions.例文帳に追加

即ち、演算処理装置１において、他のベクトル命令と並列に、メモリ境界を越えるロード命令およびストア命令をベクトル命令として処理することが可能となる。 - 特許庁

A pressure force arithmetic processor 7 calculates a pressure force actuating on electrodes 1, 2 on the basis of the air pressure and the cross section, showing the pressure force on a pressure force display unit 9.例文帳に追加

加圧力演算処理装置７が空気圧と断面積とから電極１、２に作用する加圧力を演算し、加圧力表示器９に表示させる。 - 特許庁

This image forming apparatus is equipped with a resonance oscillating scanning mirror 3, a clock modulator 16, an ambient temperature measuring device 20, a temperature compensator 21, and a comparison arithmetic processor 22.例文帳に追加

この画像形成装置は、共振振動走査ミラー３、クロック変調装置１６、周辺温度測定装置２０、温度補正部２１および比較演算装置２２を備えている。 - 特許庁

Concerning this information transmitter, image data read in an image data storage part 5A are converted to text data by a central arithmetic processor 2 and stored in a text data storage part 5B.例文帳に追加

この情報伝達装置は、イメージデータ記憶部５Ａに読み込んだイメージデータを、中央演算処理装置２でテキストデータに変換して、テキストデータ記憶部５Ｂに記憶する。 - 特許庁

This system comprises an arithmetic processor for digitizing and function-approximating image data as the physical data.例文帳に追加

そこで本発明の目的は、グラフ等で図示されている数値化されていない物理データを自動的に数値化し、かつ近似関数の係数を提供するシステムを提供することにある。 - 特許庁