「base clock」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

To provide a synchronization method of easily synchronizing the operation clock of a radio base station with an Internet communication method.例文帳に追加

インターネット通信方式搭載の無線基地局の動作クロックを容易に同期させる同期方法を提供する。 - 特許庁

On the basis of this clock error information, the base station corrects the time of transmission to the portable radio equipment and performs transmission.例文帳に追加

基地局はこのクロック誤差情報をもとに携帯無線機への送信時刻を補正して送信を行う。 - 特許庁

The base station 11 has an input clock monitor section monitoring variation in delay time of transmission lines (a) to (c).例文帳に追加

基地局１１は、伝送路ａ〜伝送路ｃの遅延時間の変動を監視する入力クロック監視部を有する。 - 特許庁

To provide a radio set implementing clock synchronization without increasing wiring between a front end portion and a base band portion.例文帳に追加

フロントエンド部とベースバンド部間の配線を増大させずにクロック同期を実現可能な無線機を提供する。 - 特許庁

The backlight control circuit 100a includes: a frequency dividing circuit 101 which divides a serial transfer clock signal clok to generate a first clock signal clk1 that is the base for a decoding signal ld; and a frequency dividing circuit 103 which divides the serial transfer clock signal clok to generate a second clock signal clk2 that is the base for a PWM pulse signal.例文帳に追加

バックライト制御回路１００ａは、シリアル転送クロック信号ｃｌｏｋを分周してデコード信号ｌｄの基となる第１のクロック信号ｃｌｋ１を生成する分周回路１０１と、シリアル転送クロック信号ｃｌｏｋを分周してＰＷＭパルス信号の基となる第２のクロック信号ｃｌｋ２を生成する分周回路１０３と、を設けた。 - 特許庁

Since ΔΣ modulation output processed in accordance with a multiplication clock of 1024fs, which a PLL part 60 generates, is formed in synchronizing with a clock CK of 256fs, influence of jitter (time-base error) existing in the multiplication clock is avoided.例文帳に追加

ＰＬＬ部６０が発生する１０２４ｆｓの逓倍クロックに従って処理されたΔΣ変調出力を、２５６ｆｓのクロックＣＫに同期させて成形するので、逓倍クロックに存在するジッタ（時間軸誤差）の影響を回避する。 - 特許庁

The RF circuit 23 transmits/receives a signal by radio to/from an external unit, based on the first reference clock signal, and delivers a second reference clock signal, corresponding to the first reference clock signal, to a base band circuit 25.例文帳に追加

ＲＦ回路２３は、第１基準クロック信号に基づいて外部装置との間で無線により信号送受信を行うとともに、第１基準クロック信号に対応する第２基準クロック信号をベースバンド回路２５に出力する。 - 特許庁

The extended radio device 2 converts the optical signal inputted from the optical cable 3 into a base band signal, extracts the clock from this signal, controls to oscillate a VCXO 25 by this clock, and generates a radio clock.例文帳に追加

張り出し無線装置２で、光ケーブル３から入力された光信号をベースバンド信号に変換してこの信号からクロックを抽出し、このクロックによりＶＣＸＯ２５の発振制御を行い、無線クロックを生成する。 - 特許庁

To provide a clock with a base for preventing the falling of a conductive rubber, positioning a clock display panel downward and preventing the warping of a circuit board while having a firmly fixing collar on a display panel fixing frame for fixing the clock display panel.例文帳に追加

表示パネル固定枠に、時計用表示パネル固定用の強固な固定鍔部を持ちながら、導電ゴム倒れ防止及び時計用表示パネル下方向位置決め及び回路基板たわみ防止用の座台をもつ時計を得る。 - 特許庁

To provide a frame synchronization system of a base station for mobile communication that can perform correct frame synchronization even at a base station that can not use a clock signal supplied from a network side as a clock signal to be reference.例文帳に追加

基準となるクロック信号としてネットワーク側から供給されるクロック信号が使用できない基地局においても正確なフレーム同期が可能となる移動体通信用基地局のフレーム同期方式を提供すること。 - 特許庁

A chip capacitor 60 is connected at one end to the ground (GND) and at the other end to a clock signal line 50, for feeding a clock signal to a clock input terminal 21 of a BB-IC (base band processing integrated circuit) 20 from a clock output terminal 13 of an RF-IC (radio circuit integrated circuit) 10 containing a clock generator circuit 11.例文帳に追加

クロック発生回路１１を内蔵したＲＦ−ＩＣ（無線回路部集積回路）１０のクロック出力端子１３からＢＢ−ＩＣ（ベースバンド処理集積回路）２０のクロック入力端子２１へクロック信号を供給するクロック信号ライン５０にチップコンデンサ６０の一端を接続し、チップコンデンサ６０の他端をグランド（ＧＮＤ）に接続する。 - 特許庁

To precisely perform synchronization detection even when clock frequency deviation between a base station and a receiver is large.例文帳に追加

基地局と受信装置間のクロック周波数ずれ量が大きい場合でも、より精度の良い同期検波を行うこと。 - 特許庁

The random clock signal (CK-al) is preferably used as the base for operation for processing at least secret data.例文帳に追加

好ましい態様では、少なくとも機密データを処理する操作に対しては、ランダムクロック信号（ＣＫ-al）がベースにされる。 - 特許庁

The base station 1 generates a clock for synchronization by using the 1PPS signal (a) among the 1PPS signals being received.例文帳に追加

基地局１１は、受信している１ＰＰＳ信号のうち１ＰＰＳ信号ａを用いて同期用クロックを生成している。 - 特許庁

On the basis of a clock signal of a system clock generator 17 provided on an endoscope base part 13, a small amplitude signal corresponding to a drive signal of the imaging element 23 is outputted from a driver 21.例文帳に追加

内視鏡基部１３に設けられたシステムクロックジェネレータ１７のクロック信号に基づいてドライバ２１から撮像素子２３の駆動信号に対応する小振幅信号を出力する。 - 特許庁

To provide a satellite clock synchronizing system in which GPS information can be efficiently distributed to base station devices by a private radio exchange system and clocks can be synchronized in the base station devices.例文帳に追加

私設無線交換システムで各基地局装置に効率的にＧＰＳ情報を分配して各基地局装置でクロック同期できる衛星クロック同期システムを提供する。 - 特許庁

A base station apparatus 10 comprises a reference clock acquiring portion 18, a PLL circuit 20, a controlling portion 14, and a radio communicating portion 16.例文帳に追加

基地局装置１０は、基準クロック取得部１８と、ＰＬＬ回路２０と、制御部１４と、無線通信部１６とを備える。 - 特許庁

Resolver output signals Vsin, Vcos are sampled in their amplitude peaks, and its timing is also controlled by a time base part 206 and synchronized to the clock of the CPU 202.例文帳に追加

一方、ＣＰＵ２０２は、そのクロックに同期してレゾルバ出力のサンプリングやサーボ制御ループの起動信号を生成する。 - 特許庁

Consequently, a generated clock CLK' as the output of a 2nd delay circuit DELAY2 are prevented from having fluctuations on its time base.例文帳に追加

これにより、第２遅延回路ＤＥＬＡＹ２の出力である生成クロックＣＬＫ’の時間軸上での揺らぎを防止する。 - 特許庁

According to the input information, the top-level description generation device 9 automatically generates a description for clock base simulation.例文帳に追加

さらに、トップレベル記述生成装置９は、入力された情報に基づいてクロックベースシミュレーション用の記述を自動生成する。 - 特許庁

The time base of an electronic program is shown as character displays which change in form with time, such as in analog clock type.例文帳に追加

電子番組表の時間軸の表示をアナログ時計形式などの時間とともに態様が変化するキャラクタ表示とした。 - 特許庁

To provide a communication device and a clock compensating method capable of compensating time even without communicating with base stations.例文帳に追加

基地局との通信が行われなくとも時間の補正を行うことができる通信装置及び時計補正方法を提供する。 - 特許庁

A mode lock laser 60 performs pulse laser oscillation at a frequency equivalent to the base rate (B) so as to synchronize with the reproduced clock synchronization signal.例文帳に追加

モードロックレーザ６０は再生されたクロック同期信号に同期して、ベースレート（Ｂ）に相当する周波数でパルスレーザ発振する。 - 特許庁

To reproduce a symbol clock signal with a correct phase even when phase offset is residual in a base band signal.例文帳に追加

ベースバンド信号に位相オフセットが残留している場合でも、正しい位相でシンボルクロック信号を再生することを目的とする。 - 特許庁

A PLL circuit 50 reproduces a clock synchronization signal of a frequency equivalent to a base rate (B) from an output of the photodiode 46.例文帳に追加

ＰＬＬ回路５０は、フォトダイオード４６の出力からベースレート（Ｂ）に相当する周波数のクロック同期信号を再生する。 - 特許庁

The method includes a step of generating a calibrated slow clock, a step of generating absolute time values, by counting the calibrated slow clock to provide a unified time base, a step of timing events in the wireless system, based on the absolute time values of the unified time base independently of the wireless system time base.例文帳に追加

方法は、較正低速クロックを生成するステップと、較正低速クロックを計数することによって絶対時間値を生成して統一時間ベースを提供するステップと、無線システム時間ベースとは独立に、統一時間ベースの絶対時間値に基づいて、無線システム内の事象のタイミングをとるステップとを含む。 - 特許庁

During intermittent reception, an RF transmission/reception unit 12 and a base band unit 13 are driven on the basis of a high-precision high-frequency clock signal generated by a high-frequency clock oscillator 20 generates to receive a signal.例文帳に追加

間欠受信の受信時は、高周波クロック発振器２０の生成する高精度の高周波クロック信号に基づいて、ＲＦ送受信部１２およびベースバンド部１３を駆動して信号を受信する。 - 特許庁

A DATA/ID2 switch 15 and a CLOCK/ID1 switch 16 switch over serial detection signals in the bidirectional serial control and parallel detection signals in the parallel control, to thereby control the base lines of output transistors 17, 18, respectively.例文帳に追加

双方向シリアル制御時のシリアル検出信号とパラレル制御時のパラレル検出信号を、DATA／ID2切換えSW１５及びCLOCK／ID1切換えSW１６で切換え、出力トランジスタ１７、１８のベースラインをそれぞれ制御する。 - 特許庁

When the edge positions of two clock signals transmitted through adjacent two lines of signal wiring are viewed on a time base, the edge positions of the two clock signals are separated for a time larger than T.例文帳に追加

隣接する２本の信号配線で伝送される２つのクロック信号のエッジ位置を時間軸上で見たとき、これら２つのクロック信号のエッジ位置がＴより大の時間だけ離れるようにする。 - 特許庁

When its communication with a base station which is set to be portable is ensured to be a state capable of communicating by radio with a first base station 12 in a first time zone 28, an internal clock is set to the CLT of the base station.例文帳に追加

他の第一のタイムゾーン２８における他の第一基地局１２と無線にて通信状態となるために携帯可能に設定する基地局との通信が確保されたときに内部クロックを上記基地局のＣＬＴに合わせる。 - 特許庁

A navigation satellite receiver is provided with a real-time clock capable of serving as a slave with respect to a highly accurate time base of a GPS system.例文帳に追加

ナビゲーション衛星受信機は、ＧＰＳシステムの高精度の時間ベースに対してスレーブとなることができるリアルタイムクロックを備える。 - 特許庁

The navigation satellite receiver is provided with a real-time clock capable of serving as a slave with respect to the high-accuracy time base of a GPS system.例文帳に追加

ナビゲーション衛星受信機は、ＧＰＳシステムの高精度の時間ベースに対してスレーブとなることができるリアルタイムクロックを備える。 - 特許庁

To prevent the call omission of calling signals even if the accuracy of the reference clock signals of a base station is substantially degraded.例文帳に追加

基地局の基準クロック信号の精度が著しく悪化している場合においても、呼出し信号の呼び抜けの防止を可能にする。 - 特許庁

An analog adder circuit 12 sums analogically the base band signals of the two systems and a clock recovery DPLL circuit 16 receives the sum.例文帳に追加

２系統のベースバンド信号は、アナログ加算回路１２によりアナログ加算された後、クロック再生用ＤＰＬＬ回路１６に入力する。 - 特許庁

An interference component between channels of the base band signals and noise component are compressed to reduce a phase error of a recovered clock.例文帳に追加

これらベースバンド信号に有するチャネル間の干渉成分や雑音成分が圧縮され、再生クロックの位相誤差が減少する。 - 特許庁

An encoding signal is transmitted at a base band as it is, in light transmission of the present time information from the radio-controlled type table clock to the usual wrist watch.例文帳に追加

電波置き時計から通常腕時計への現在時刻情報の光送信はエンコード信号をベースバンドのままで送信する。 - 特許庁

The present clock synchronization between the base stations during location measurement is conducted by polynomial approximation and regression line approximation using these information.例文帳に追加

これらの情報を用いた多項式近似や回帰直線近似により今回の位置測定時の基地局間の時計合せを実施する。 - 特許庁

A serial/parallel conversion circuit 30 converts a base band signal AN into 4-bit parallel data in response to the clock signals CLK1 and CLK2.例文帳に追加

シリアル／パラレル変換回路３０は、クロック信号ＣＬＫ１，ＣＬＫ２に応答してベースバンド信号ＡＮを４ビットのパラレルデータに変換する。 - 特許庁

When the second clock or external supply clock is selected as the reference clock, the conversion apparatus 10 does not send an AIS (Alarm Indication Signal) to the radio base station main device 101 and sends a frame synchronous signal out on condition that loss of synchronization does not occur in the reference signal even in case of missing of an IP packet.例文帳に追加

変換装置１０は、第２のクロック又は外部供給クロックを基準クロックとした場合、ＩＰパケットの欠落が発生しても基準クロックの同期はずれが発生していなければＡＩＳを無線基地局主装置１０１へ送出せず、フレーム同期信号を送出する。 - 特許庁

A scan latch unit is inserted (step st2) in logic design processing for designing a logic circuit on the latch base (step st1), and next, a clock gate for generating a gated clock in the logic circuit is searched (step st3).例文帳に追加

ラッチベースで論理回路を設計する論理設計処理（ステップｓｔ１）において、スキャンラッチユニットを挿入し（ステップｓｔ２）、次に、論理回路内のゲーティッドクロックを生成するクロックゲートを探索する（ステップｓｔ３）。 - 特許庁

In the case of the reception of intermittent reception, an RF transmission/reception part 12 and a base band part 13 are driven to receive a signal on the basis of a high frequency clock signal with high precision to be generated by a high frequency clock oscillator 20.例文帳に追加

間欠受信の受信時は、高周波クロック発振器２０の生成する高精度の高周波クロック信号に基づいて、ＲＦ送受信部１２およびベースバンド部１３を駆動して信号を受信する。 - 特許庁

A measurement clock CK1 is inputted to a clock input of the D-type flip-flop 4, and an extension signal VEPD is outputted to a terminal of the time base extension circuit 3 from a Q output of the D-type flip-flop 4.例文帳に追加

Ｄ型フリップフロップ４のクロック入力に計測クロックＣＫ１が入力され、Ｄ型フリップフロップ４のＱ出力からは伸張信号ＶＥＰＤが時間軸伸張回路３の端子に出力される。 - 特許庁

To provide a wireless base station and a wireless terminal, which increase a system availability to a failure in a synchronizing clock in a system such as a fault in an external clock receiver, and avoid influences of an end user associated with traffic communication.例文帳に追加

外部クロック受信機の故障など、システム内の同期クロックの障害に対する、システムテムアベイラビリティの向上、およびエンドユーザのトラフィック通信に係る影響を回避する無線基地局、無線端末を提供する。 - 特許庁

A multiplier circuit in an inverter drive pulse generation part 23 multiplies the base clock signal and generated drive pulse signals VG1-Vg4 for driving transistors 17-20 of an inverter 3 in accordance with the multiplied clock signal.例文帳に追加

インバータ駆動パルス生成部２３内の逓倍回路は、ベースクロック信号を逓倍し、その逓倍クロック信号に応じてインバータ３の各トランジスタ１７〜２０を駆動するための駆動パルス信号ＶＧ１〜ＶＧ４を生成する。 - 特許庁

METHOD OF WARM-UP CONTROL OF CRYSTAL OSCILLATOR HAVING THERMOSTAT, CLOCK GENERATING CIRCUIT USING THE SAME METHOD AND COMMUNICATION BASE STATION DEVICE FOR MOBILE COMMUNICATION例文帳に追加

恒温槽付水晶発振器のウォ−ムアップ制御方法とこの方法を用いたクロック生成回路及び移動体通信基地局装置 - 特許庁