「bit-code」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

Basic Multilingual Plane was created by merging the ISO draft for 16-bit character codes with the code used by Unicode. 例文帳に追加

基本多言語プレーンは,16ビット文字コードに対するISOドラフトを,ユニコードが使うコードと組み合わせることによって作成された． - コンピューター用語辞典

In the first decoding part 100, the comparator 110 compares an input variable length code bit string with the variable length code word of the code word table 130, and the decoder 120 outputs a decoded result corresponding to a matching variable length code word to an output part 30.例文帳に追加

第１復号部１００においては、比較器１１０が、入力された可変長符号ビット列を、符号語テーブル１３０の可変長符号語と比較し、復号器１２０は、一致した可変長符号語に対応する復号結果を出力部３０に出力する。 - 特許庁

To display various kinds of characters even on external equipment, for which only the font corresponding to the character code of one byte is registered, by transmitting the data of characters to be transmitted as a one-byte code when these data show that code but transmitting the data of characters to be transmitted as bit map data when these data do not show the one-byte code.例文帳に追加

外部機器とデータ相互転送を行なうためのデータ通信制御装置で、１バイトの文字コードに対応するフォントしか登録されてない外部機器に対しても、各種の文字が表示可能となるようにデータ転送することができるようにする。 - 特許庁

A code data image converter 19 is connected to the host computer 15, and the code data image converter 19 arranges the contents of the code data stored in a binary form into a form of a list and converts the code data into image data of a bit map form that can be outputted to a facsimile terminal.例文帳に追加

ホストコンピュータ１５には、コードデータイメージ変換装置１９が接続され、バイナリ形式で記憶されているコードデータの内容を、一覧表の形態に整列すると共に、ファクシミリ装置へ出力可能なビットマップ形式のイメージデータへと変換する。 - 特許庁

In the error correction method, when reading data from a storage area, a bit error is detected using the error correcting code, and bit error information including information about a correct value and the location of the bit error detected in a bit error detection step is written into a predetermined alternative area.例文帳に追加

本発明によるエラー訂正方法は、記憶領域からデータを読み込んだ際、誤り訂正符号を用いてビットエラーの検出を行い、また、前記ビットエラー検出ステップにより検出されたビットエラーの場所及び正しい値の情報を含むビットエラー情報を所定の代替領域に書き込む。 - 特許庁

A reliability information generation part 125 uses a synthesis code bit signal, a synthesis repetition placeholder bit signal, a synthesis placeholder bit signal, and the noise power value to generate reliability information which shows the transmission of a UCI signal is valid or invalid.例文帳に追加

信頼度情報生成部１２５は、合成符号化ビット信号、合成repetition placeholderビット信号、合成placeholderビット信号、および雑音電力値を用いて、UCI信号の送信が有効または無効であることを示す信頼度情報を生成する。 - 特許庁

A correlation is found between a high-velocity codel 9 generated in the master device and a high-velocity code 9 generated in the slaved device, and a bit shift is carried out, until a peak is detected by a bit shift controller 19 and until the phase shift becomes within one bit.例文帳に追加

また、マスタ装置で生成する高速送信符号９と、スレーブ装置データ生成する高速符号９との相関をとり、ビットシフト制御器１９でピークが検出でき、位相ずれが１ビット以内となるまでビットシフトを行う。 - 特許庁

To accurately detect a state that a synchronous word or an overlap occurs when the overlap occurs in a variable length code and the synchronous word on a bit stream due to a transmission error, etc., in a variable length code decoding apparatus of an image compression bit stream.例文帳に追加

画像圧縮ビットストリームの可変長符号復号装置において、伝送エラー等によってビットストリーム上で可変長符号と同期語にオーバーラップが発生した場合に、同期語やオーバーラップが発生した状態を正確に検出する。 - 特許庁

A code converter 22 receives the digital signal, converts the bit rate of this signal into a value including an arbitrary no conversion set by a bit rate variable adjustment device 15 and the code converter 22 outputs the resulting digital data to a digital data output terminal 17.例文帳に追加

一方、符号変換器２２は、上記デジタル信号を受け、この信号のビットレートをビットレート可変調整器１５により設定された任意の無変換を含む所定値に変換し、デジタルデータとしてデジタルデータ出力端子１７へ出力する。 - 特許庁

When previously registered code words coincide with the encoded data outputted from the left shift 102, a specific symbol generation decoder 103 asserts (='1') the bit data and M bits obtained by adding the corresponding symbol data, code word length and added bit length.例文帳に追加

特定シンボル生成デコーダ１０３は、予め登録してある符号語と左シフト部１０２からの符号化データとが一致する場合、ヒット信号をアサート（=“１”）し、対応するシンボル・データ及び符号語長と付加ビット長を加算したＭビットを出力する。 - 特許庁

General data having 16 bit length and a high speed non-requirement instruction code are added with parity 5 bits, and a high speed requirement instruction code having 12 bit length is added with parity 9 bits in the form of "4+parity 3 bits"×3, and stored in a built-in memory 2.例文帳に追加

１６ビット長を持つ一般データおよび高速不要命令コードにはパリティ５ビットを付加し、１２ビット長を持つ高速要命令コードには「４＋パリティ３ビット」×３の形式で都合パリティ９ビットを付加して内蔵メモリ２に格納する。 - 特許庁

An error code correcting system consisting of 64 bits data bit and 9 bits check bit with respect to a memory array ARY such as a DRAM is introduced, for instance, and an error correction code circuit ECC according to the above arrangement is disposed adjacent to a sense amplifier column SAA.例文帳に追加

例えば、ＤＲＡＭなどのメモリアレイＡＲＹに対して、６４ビットのデータビットと９ビットのチェックビットからなる誤り符号訂正方式を導入し、これに伴う誤り訂正符号回路ＥＣＣをセンスアンプ列ＳＡＡに隣接して配置する。 - 特許庁

Encoded main data and sub-code data are supplied to a multiplexer 6, wherein they are arranged in a prescribed order, and an EFM (Eight to Fourteen Modulation) unit 7 converts 8-bit symbol data into 14 channel bit data.例文帳に追加

符号化されたメインデータとサブコードとがマルチプレクサ６に供給で所定の順序に配列され、ＥＦＭ変調器７にて８ビットのシンボルが１４チャンネルビットへ変換される。 - 特許庁

To enhance a speed increase of a modulation process including a DSV calculation for the purpose of corresponding to a high speed recording in a code modulation system having a DSV control bit and connection bit, and a connection regulation.例文帳に追加

DSV制御ビットと連結ビット、及び連結規則をもつ符号変調方式において、高速記録に対応するため、DSV計算を含んだ変調処理を高速化することを目的とする。 - 特許庁

A pseudo random noise pattern of a data rate equal to a delta-sigma modulated one-bit signal is generated and the generated pseudo random noise pattern is used to perform code modulation on the one-bit signal.例文帳に追加

デルタシグマ変調された１ビット信号と等しいデータレートの擬似ランダムノイズパターンを生成し、この生成された擬似ランダムノイズパターンを用いて、その１ビット信号を符号変調する。 - 特許庁

The function f_0 properly represents the relation between the bit rate ratio and the quantization step conversion coefficient in code transformation, however, it includes a large variation in a region of a bit rate ratio of about 0.5.例文帳に追加

関数ｆ_０は、符号変換においてビットレート比と量子化ステップ変換係数の関係を適切に表現するが、ビットレート比が０．５程度の領域で変動率が大きい。 - 特許庁

Encoding units 102 encode by a predetermined encoding method the respective images divided by the bit depth division unit 101 and thereby reduced in bit depth, and generate a code stream of each image.例文帳に追加

エンコード部１０２は、ビット深度分割部１０１により分割されてビット深度が小さくなった各画像を、所定の符号化方式で符号化し、それぞれコードストリームを生成する。 - 特許庁

A post processor 114 generates syndrome by using a parity bit in a modulation code bit line, and performs error detection/correction to output the syndrome to a vanishing position calculation circuit 121.例文帳に追加

ポストプロセッサ114は、変調符号ビット列内のパリティビットを利用してシンドロームを生成し誤り検出・訂正を行うと同時に、シンドロームを消失位置計算回路121へ出力する。 - 特許庁

After rotation compensation (6a, 6b), these iris codes are integrated into a single iris code (7a, 7b) by deciding a bit value by majority for every bit.例文帳に追加

さらに、回転補償（６ａ，６ｂ）した後に、これら複数の虹彩コードを、ビット毎の多数決によってビット値を決定することによって、単一の虹彩コードに統合する（７ａ，７ｂ）。 - 特許庁

The decoder 18 decides a bit, at which the syndrome operation of the demodulated signal is zero as the point of separation of a code block and defines the zero bit of the syndrome operation as a frame signal.例文帳に追加

誤り訂正復号化器１８は、復調信号のシンドローム演算が零になるビットを符号ブロックの分かれ目と判断し、このシンドローム演算の零のビットをフレーム信号とする。 - 特許庁

In the music external character constituting font data showing a character code by 12×11 dot, one bit of unused part of the font data is set to a full size/half size judgment bit 1.例文帳に追加

１２×１１のドットによって文字符号を表すフォントデータを構成するミュージック外字において、フォントデータの未使用部分の１ビットを全角、半角判定用ビット１とする。 - 特許庁

To appropriately control the generated code amount of an output stream toward a target bit rate while balancing fixing a bit rate and maintaining an image quality with each other.例文帳に追加

ビットレートの一定化という目的と、画質の維持という目的のバランスをとりながら、出力ストリームの発生符号量を目標ビットレートに向けて適正に制御することを課題とする。 - 特許庁

A decoder decodes a code stream, decodes the bit plane of the compression data, performs wavelet inverse transform without decoding the bit plane of the uncompressed data, and generates decoded image data.例文帳に追加

これに対してデコーダは、コードストリームを解読し、圧縮データのビットプレーンは復号し、非圧縮データのビットプレーンは復号せずにウェーブレット逆変換を行い、復号画像データを生成する。 - 特許庁

A video signal Sv transformed into a binary code having the prescribed number of bits by an A/D converter 4 is plurally divided between the most significant bit and the least significant bit in a control part 3.例文帳に追加

Ａ／Ｄコンバータ４で所定のビット数を有するバイナリコードに変換された映像信号Ｓv は、制御部３において最上位ビットと最下位ビットの間で複数に分割される。 - 特許庁

This printer driver in a printer system is configured to generate an intermediate code in each predetermined print range from a print command, and to output an intermediate code to the controller of a printer, and to develop bit map image data from the intermediate code to the controller.例文帳に追加

印刷コマンドから所定の印刷範囲毎の中間コードを生成し，プリンタのコントローラに当該中間コードを出力し，当該コントローラに中間コードからビットマップ画像データを展開させるプリンタシステムにおけるプリンタドライバである。 - 特許庁

A calculation circuit 326 calculates a row vector W_k1 from the code word D_2, outputted from the circuit 34 through the most probable retrieval code in an inverted state of each bit, when finding out the code word D_2.例文帳に追加

計算回路３６は、符号語Ｄ_２を発見できたときに回路３４から出力される符号語Ｄ_２から、その各１ビットを反転した状態での最も確からしい符号語の探索により行ベクトルＷ_ｋ１を算出する。 - 特許庁

A code quantity controller 12 controls a prescribed quantization width of a quantizer 9 on the basis of analysis result information and a prescribed object code quantity to control a code quantity of image compression information at a high bit rate to be outputted.例文帳に追加

符号量制御装置１２は、解析結果情報と所定の目標符号量とに基づいて、量子化装置９の所定の量子化幅を制御して、出力する高ビットレートの画像圧縮情報の符号量を制御する。 - 特許庁

An output of the OR gate 510 is inputted to the right shifter 511, and a bit number (code length of variable length code word 1 + number of bits of additional data 1) measured by a code length measuring instrument 530 is further inputted to the right shifter 511.例文帳に追加

ＯＲゲート５１０の出力は右シフタ５１１に入力され、更に右シフタ５１１には符号長計測器５３０により計測されたビット数（可変長符号語１の符号長＋付加データ１のビット数）が入力される。 - 特許庁

A variable length code replacing unit 301 replaces a bit signal of the encrypted information outputted from an encryption conversion unit 302 with a corresponding bit of the code word resulting from applying variable length coding to a quantization value of an MDCT coefficient supplied from a minimum code quantity detector 107.例文帳に追加

可変長符号入換器３０１は、カウンタ３０３からの挿入位置を指定する信号に基づき、暗号変換器３０２から出力される暗号化された情報のビット信号を、最小符号量検出器１０７から供給されるＭＤＣＴ係数の量子化値を可変長符号化した符号語の該当ビットと入れ換える。 - 特許庁

The driving circuits 11 and 20 each include a converting circuit 21 which generates a control code specifying a row electrode and converts it into a K-bit code and pulse generating circuits 221 to 22N and 23 which are connected to row electrodes where combinations of (r) bits selected from the K-bit code irrelevantly to the order are assigned respectively.例文帳に追加

駆動回路１１，２０は、行電極を指定する制御符号を生成しこれをＫビット符号に変換する変換回路２１と、Ｋビット符号から順番に関係なく選択されたｒビットの組み合わせがそれぞれ割り当てられている行電極に接続されたパルス生成回路２２_1 〜２２_N ，２３とを含む。 - 特許庁

A 1st diffusion code sequence from the register 6 is shifted and outputted by one bit at a time at desired timing, a prescribed code sequence is outputted from the register 7 with one bit shifted each time the register 6 performs one cycle shift and is subjected to operation processing in an exclusive-OR circuit 8, and a desired spread code sequence is outputted.例文帳に追加

シフトレジスタ６からの第１の拡散符号系列が所望のタイミングで１ビットずつシフトして出力され、シフトレジスタ７からは、シフトレジスタ６が１周期シフトするごとに１ビットシフトして所定の符号系列が出力され、排他的論理和回路８で演算処理され、所望の拡散符号系列が出力される。 - 特許庁

The security bit part 132c is set when an encryption instruction code stored in a main storage memory 160 is encoded and held in the instruction code holding part 131, and outputs data with all bit values 0 by an OR circuit 136 when accessing to the instruction code holding part 131 through an I/O bus S120iob.例文帳に追加

セキュリティビット部１３２ｃは、主記憶メモリ１６０に記憶された暗号化命令コードが復号化されて命令コード保持部１３１に保持された場合にはセットされ、Ｉ／ＯバスＳ１２０ｉｏｂを介して命令コード保持部１３１にアクセスした場合に、ＯＲ回路１３６によって全てのビットの値が０のデータが出力される。 - 特許庁

In order to configure an encoding apparatus using 1:4:1 divided interleavers, when an outer code output bit stream to be inputted to an inner code FIR component is fixed, among 5 connection combinations of outer code output bit streams and interleaver inputs, one combination having an optimal performance curve is searched.例文帳に追加

１：４：１分割インターリーバを用いた符号化装置を構成するには、内符号ＦＩＲ成分に入力される外符号出力ビット系列を固定した場合は外符号出力ビット系列とインターリーバ入力との５通りの接続組み合わせの中から最適な性能曲線を持つようなものを探す。 - 特許庁

A classifier 303 classifies the signal based upon a sampling value sampled out of the signal of a current bit time received recently and a sampling value sampled out of the signal of a past bit time before the current bit time when the received signal is sectioned into bit time units each corresponding to one bit, and determines a classification code for a classification result.例文帳に追加

分類部３０３は、受信した信号を１ビットに相当するビット時間単位に区切ったときの、最近に受信した現在ビット時間の信号からサンプリングされたサンプリング値と、現在ビット時間より前の過去ビット時間の信号からサンプリングされたサンプリング値とに基づいて、信号を分類し、その分類結果としての分類コードを決定する。 - 特許庁

To provide a micro unit expansion and shrinkage encoding/decoding apparatus and its method for eliminating transmission of a code information by making a signal code of an expansion hierarchy be the same as a signal code of a fundamental hierarchy, for improving the efficiency of encoding, and for reducing the bit rate of an entire code stream.例文帳に追加

拡張階層の信号の符号と基本階層の信号の符号とを同様にして、符号情報を伝送することを省き、符号化の効率を向上させ、符号ストリーム全体のビット率を減少し得る微細単位伸縮型符号化／復号化装置及びその方法を提供しようとする。 - 特許庁

By transferring a partial ECC code coded by each the partial ECC code generation circuit 313 through a signal line SL and an adder 319, 10-bit ECC code data corresponding to the whole holding data are generated and stored in the address n of a code storage memory 321.例文帳に追加

各部分ＥＣＣコード生成回路３１３でコード化された部分ＥＣＣコードを、信号線ＳＬおよび加算器３１９を介して転送させることにより、全保持データに対応する１０ビットのＥＣＣコードデータを生成し、コード記憶メモリ３２１のアドレスｎに格納するようになっている。 - 特許庁

The input m bit data words are encoded so that, in the code words associated with the first encoding table and code words associated with the second encoding table, code words in which absolute value of code sequence DSV gets smaller are encoded so as to be selected and output.例文帳に追加

そして入力されたｍビットのデータ語について、第１の符号化テーブルにて対応づけられている符号語と第２の符号化テーブルにて対応づけられている符号語とのうち、符号列ＤＳＶの絶対値が小さくなる方を選択・出力する符号化を行う。 - 特許庁

An optical pulse train output means 11 outputs an optical pulse train modulated by a code sequence of patterns Pa-Pd of N bit length based on Golay code to a ray path 1.例文帳に追加

光パルス列出力手段１１はＧｏｌａｙ符号に基づくＮビット長のパターンＰａ〜Ｐｄの符号列によって変調された光パルス列を光線路１に入射する。 - 特許庁

To provide a code amount control apparatus capable of executing code amount control applied to a bit stream including compression encoding data at high speed with less computational complexity so as to suppress distortion with respect to a rate.例文帳に追加

圧縮符号化データを含むビットストリームの符号量制御を、レートに対する歪みを抑えるように、少ない演算量で且つ高速に実行し得る符号量制御装置の提供。 - 特許庁

Based on the bit error rate, a code rate change trigger is sent to the ECC engine 104 to increase or decrease a code rate in order to maintain an outgoing error rate within a predetermined desired range.例文帳に追加

ビット誤り率に基づいて、符号化率変更トリガがＥＣＣエンジン１０４へ送られ、所定の所望の範囲内に出力誤り率を維持するには符号化率を増減させる。 - 特許庁

The microprocessor is provided with a queue selector outputting a 16 bit instruction code to be decoded according to a first selecting signal, and a first decoder to decode a selected instruction code.例文帳に追加

第一の選択信号に従って、デコードすべき１６ビット命令コードを選択して出力するキューセレクタと、選択された命令コードをデコードする第一のデコーダとを備える。 - 特許庁

A code amount controller 22 performs data truncation on a code sequence having been sorted and bit shifted as shown in Fig.10 so that a desired noise reduction effect is achieved.例文帳に追加

符号量制御部２２は、図１０に示すように並べ替えおよびビットシフトが施された符号列に対して、所望のノイズ除去効果が得られるようにデータの切り捨てを行う。 - 特許庁

A parameter generating section 105 generates parameters indicating the features of each code block on the basis of information supplied from a code block forming section 103 and a bit plane developing section 104.例文帳に追加

パラメータ生成部１０５は、コードブロック化部１０３およびビットプレーン展開部１０４から供給される情報に基づいて、各コードブロックの特徴を表すパラメータを生成する。 - 特許庁

In a judgement circuit 4, in the case that the VLC of the short code is not detected by the short code decoder 2, the decoded result and the number of the bit sent from the combination circuit 3 for decoding are outputted.例文帳に追加

判定回路４では、短コードデコーダ２により短コードのＶＬＣが検出されなかった場合、デコード用組み合わせ回路３から送られたデコード結果とビット数を出力する。 - 特許庁

Since the boundary of the unit code data U1, U2, ... as shown in Fig.(c) is surely an N-bit integer multiple from the head, the unit code data are divided into a plurality of data at the boundary to perform decoding by parallel processing.例文帳に追加

図(c) に示す単位符号データＵ１，Ｕ２，...の境界は、必ず先頭からＮビットの整数倍目になるので、当該境界で複数に分割し、並列処理による復号化を行う。 - 特許庁