「branching instruction」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

On the side of the cache memory 3, by preparing a comparator circuit so as to be the cache memory error from the previous reported result, the state of generating the cache memory error is formed when the instruction read at the time of program debugging is the conditional branching instruction.例文帳に追加

キャッシュメモリ３側では先の通知結果からキャッシュメモリミスになるように比較回路を作っておくことで、プログラムデバッグ時において読み込まれた命令が条件分岐命令の際には、キャッシュメモリミスを発生させる状態を作る。 - 特許庁

To shorten access time with instruction fetch to a main memory in condition branching instruction execution time without providing a complicated branch predicting mechanism in a CPU.例文帳に追加

本発明は、ＣＰＵに複雑な分岐予測機構を設けることなく条件分岐命令実行時間のメインメモリに対する命令フェッチに伴うアクセス時間の短縮を図るマイクロコンピュータおよびキャッシュ制御方法を提供することを課題とする。 - 特許庁

When a branch destination register setting instruction is executed before the branching, a decoder 1 outputs a branch destination register setting signal 30 and stores a branch destination instruction 53 that is read out of the memory 51 and a branch destination address 52 in the register 50.例文帳に追加

分岐に先駆けて分岐先レジスタ設定命令が実行されると、デコーダ１は分岐先レジスタ設定信号３０を出力し、分岐先命令メモリ５１より読み出された分岐先命令５３と分岐先アドレス５２を分岐先レジスタ５０に格納する。 - 特許庁

The error due to an intermittent fault is corrected by using a misprediction recovery mechanism which performs recovery processing if it is found that branching is mispredicted after the branch destination of a branch instruction is predicted and the instruction at the predicted branch destination is spectulatively executed.例文帳に追加

分岐命令に対する分岐先を予測し該予測された分岐先の命令の投機的実行を行った後に該分岐予測が外れていたことが判明した場合に回復処理を行う予測外れ回復機構を利用して、間欠故障による誤りを訂正する。 - 特許庁

Also, in the case of executing the instruction other than the branching instruction or in the case that the branching is not established, '0' is outputted to the branching establishing signals 200.例文帳に追加

本発明は、複数の命令からなる命令群を読み出し単位とし、記憶装置より読み出した命令群をバスを用いてプロセッサに転送する転送ステップと、プロセッサでの命令実行により分岐が成立したことを検出する分岐検出ステップと、転送ステップにより転送する命令群に分岐先命令を含むことが分岐検出ステップにより判明した場合は転送ステップにおいてバスの分岐先命令とこの分岐先命令以降に実行される命令とに対応する部分のみ選択的に動作させるバス制御ステップとを備え、バスの消費する電力を低減する。 - 特許庁

To make delay for the conventional system when a branching instruction is executed better in a central processor and a central processing system in an address first out system with a preceding fetch function.例文帳に追加

先行フェッチ機能を具えたアドレス先出し方式の中央処理装置および中央処理システムにおいて、分岐命令を実行する際の、従来方式に対する遅れを改善すること。 - 特許庁

To solve the problem where efficiency in work for finding out an original target bug is poor, since thinking is disturbed for each condition branching instruction even though a program code is followed from a processing procedure or algorithm for removing the bugs out of a program.例文帳に追加

プログラムのバグを取るために処理手順やアルゴリズムなどからプログラムコードを追っていくが、条件分岐命令のたびに思考を中断されるので、本来の目的であるバグを見つける作業の効率が悪い。 - 特許庁

A measuring object program control function part 11 executes a program, generated interruption for each branching instruction, performs the preparation/output of trace record and prepares a file 13.例文帳に追加

測定対象プログラム制御機能部１１は、プログラムを実行し、分岐命令毎に割り込みを発生させ、トレースレコードの作成・出力を行わせ、ファイル１３を作成する。 - 特許庁

A Java intermediate code 300 is sequentially executed by a Java intermediate code interpreter 101, and a branch detection instruction is executed and one is added to the count of a counter for a branching route concerned in the number of branches management table 301.例文帳に追加

Ｊａｖａ中間コード３００はＪａｖａ中間コードインタプリタ１０１により逐次実行され、その際に分岐検出命令が実行され、分岐回数管理テーブル３０１の当該分岐ルートのカウンタが１加算される。 - 特許庁

A copy processing routine using an unconditional branching instruction code to unconditionally jump to the head of a copy processing without having a loop counter is mounted from an address next to the last address of an area at a copying destination without having a loop counter.例文帳に追加

ループカウンタを持たず、コピー処理の先頭に無条件でジャンプする無条件分岐命令コードを使用したコピー処理ルーチンを、コピー先領域の最終アドレスの次のアドレスから実装する。 - 特許庁

To acquire trace data for analyzing a branching fraction of a branch instruction of a program in a debugging system for a high speed MCU.例文帳に追加

高速のＭＣＵのデバッグシステムにおいて、プログラムの分岐命令の分岐率を分析するためのトレースデータを取得することができるようにする。 - 特許庁

To provide an arithmetic processing unit and method which can use a memory device of a single port having a transfer speed equivalent to that of the arithmetic processing unit and can reduce a cycle invalidated at the time of execution of a condition branching instruction.例文帳に追加

演算処理装置と同等の転送速度を持つシングルポートのメモリ装置を用いることができ、また、条件分岐命令実行時に無効となるサイクルを削減することができる演算処理装置及び方法を提供すること。 - 特許庁

A data branching means 5 to which the recording start instruction is inputted outputs the code string of frames of the recording start picture and following pictures to the storage means 9 as it is, and thus codes free from degradation in picture quality are generated.例文帳に追加

記録開始命令を入力されたデータ分岐手段５は、記録開始画像以降のフレームの符号列を蓄積手段９にそのまま出力することにより、画質劣化のない符号が生成される。 - 特許庁

The virtual condition code is not controlled by a programmer, and stored in an inside non-architecture type register to be used by various kinds of microprocessor instruction for deciding when branching should be operated.例文帳に追加

仮想条件コードはプログラマの管理下にはないが分岐がいつとられるか決定するための種々のマイクロプロセッサ命令によって使用される内部の非アーキテクチャ型レジスタ内に格納される。 - 特許庁

To provide an inspection device and an inspection method of a semiconductor test program for automatically conducting inspection of plural conditional branches of a conditional branching instruction in the inspection of the semiconductor test program.例文帳に追加

半導体試験プログラムの検査において、条件分岐命令の複数の条件分岐の検査を自動で行う半導体試験プログラムの検査装置及び検査方法の提供。 - 特許庁

In FW processes (1)-(3), processing from the FW process 1 which is a rewrite preparation process preceding to the FW process 4 is retried by storing the restoration data in a restoration destination address and at the same time, branching to the head of this SW instruction.例文帳に追加

ＦＷ処理〈１〉〜〈３〉では、復元先アドレスに復元データをストアすると同時に、分岐ユニットがこのＳＷ命令の最初に分岐させることで、ＦＷ処理４に先行する書き換え準備処理であるＦＷ処理１からの処理を再試行する。 - 特許庁

To parallelize processing by the unit of a program block constituted of several instruction sentences regardless of whether or not inter-program block dependency is put in a stand-by status for the decision of condition branching, and to realize high speed processing by the unit of the program block.例文帳に追加

プログラムブロック間における依存関係が、条件分岐の判定待ちであるかないかに関わらず、いくつもの命令文からなるプログラムブロックの単位での処理を並列化することができ、プログラムブロックの単位での処理の高速化を実現することができるようにする。 - 特許庁

This circuit which performs a block repeat instruction process indicating the repetition of a plurality of instructions of the specific repeat block is provided with a control means composed of an AND gate 7 which resets the repeat processing state by a block repeat instruction when the branching from the inside to the outside of the repeat block is performed.例文帳に追加

所定のリピートブロックにおける複数の命令につき繰り返しを指示するブロックリピート命令処理を行うものにおいて、リピートブロックの中から外へ分岐する場合に、前記ブロックリピート命令によるリピート処理状態を解除するＡＮＤゲート７からなる制御手段を設けた。 - 特許庁

A comparison part 136 compares the leading address with an end address stored in end address storage parts 121, 122 or 123 and selected by a selector 132, and when both the addresses coincide with each other, the selectors 131, 132 are switched and the counter 134 is reset, so that branching can be carried out without requiring an instruction cycle.例文帳に追加

また、比較部１３６は上記アドレスと、終了アドレス格納部１２１…に保持され、セレクタ１３２で選択された終了アドレスとを比較し、一致していれば、セレクタ１３１・１３２が切り替わるとともにプログラムカウンタ１３４がリセットされることにより、命令サイクルを要することなく分岐が行われる。 - 特許庁

As trace data 114 outputted from the processor 100 incorporating the cache memory 102, information on an instruction fetch value 109 and a cache hit value 110 are added to branching destination address information and outputted, thereby the trace and cache hitting ratio can be computed without losing real-time property.例文帳に追加

キャッシュメモリ１０２を内蔵したプロセッサ１００から出力されるトレースデータ１１４として、命令フェッチ値１０９及びキャッシュヒット値１１０の情報を分岐先アドレス情報に付加して出力することにより、リアルタイム性を失わずにトレース、キャッシュヒット率の算出を可能にしたものである。 - 特許庁