「branching instruction」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

As a result, the branching fraction of the branch instruction can be determined on the basis of the branching origin address and the branching destination address.例文帳に追加

その結果、その分岐元アドレスと分岐先アドレスをもとにして、分岐命令の分岐率を求めることができる。 - 特許庁

When a condition branching instruction is executed, a code corresponding to the executed result of that condition branching instruction is written in a trace memory 12.例文帳に追加

条件分岐命令が実行されたときに、その条件分岐命令の実行結果に応じた符号をトレースメモリ１２に書込む。 - 特許庁

DEVICE AND METHOD FOR PREDICTING BRANCHING OF INSTRUCTION EQUIVELENT TO SUBROUTINE RETURN例文帳に追加

サブルーチンリターン相当の命令の分岐予測を行う装置および方法 - 特許庁

MICROCOMPUTER AND METHOD FOR CONTROLLING FETCH OF CONDITION BRANCHING INSTRUCTION例文帳に追加

マイクロコンピュータおよび条件分岐命令フェッチ制御方法 - 特許庁

To provide a compiler device for generating an object program for, when the condition determination processing of a condition branching instruction and each instruction after branching depends on a global variable, preventing any malfunction from occurring even when the condition determination processing of the condition branching instruction and each instruction after branching are processed in parallel.例文帳に追加

条件分岐命令の条件判定処理と、分岐後の各命令がグローバル変数に依存している場合に、条件分岐命令の条件判定処理と、分岐後の各命令が並列処理されても誤動作しないオブジェクトプログラムを生成するコンパイラ装置を提供する。 - 特許庁

INSTRUCTION EXECUTING METHOD, ITS DEVICE, BRANCHING PREDICTING METHOD AND ITS DEVICE例文帳に追加

命令実行方法及びその装置並びに分岐予測方法及びその装置 - 特許庁

When no branching instruction is registered in the memory 20 for instruction, the high-speed access control part 2 registers the instruction codes for four words from the head of the detected branching instruction in the memory (20) for instruction.例文帳に追加

命令用メモリ（２０）に分岐命令が登録されていない場合は、高速アクセス制御部（２）は、検出した分岐命令の先頭から４ワード分の命令コードを命令用メモリ（２０）へ登録する。 - 特許庁

Branching prediction mechanism 150-1, 150-2 in a data processor capable of issuing plural instructions in one cycle predict establishment/failure of branching and detect deviation of the branching direction when branching records of branching instructions to be indicated by instruction addresses of instruction address counters 100-1, 100-2 exist.例文帳に追加

１サイクルに複数の命令を発行し得るデータ処理装置における分岐予測機構150-1,150-2 は、命令アドレスカウンタ100-1,100-2 の命令アドレスが示す分岐命令の分岐履歴が存在する場合、分岐の成立／不成立を予測すると共に分岐方向の偏りを検出する。 - 特許庁

When no change exists in the branching condition, a program fetch counter 8 and a queue pointer 18 are controlled, an instruction code at branching destination is fetched next to the branching instruction.例文帳に追加

分岐条件に変化がない場合は、プログラムフェッチカウンタ８とキューポインタ１８を制御し、分岐先の命令コードを分岐命令の次にフェッチする。 - 特許庁

Presence/absence of changes of the branching condition is confirmed whenever an update instruction of a comparative arithmetic register 11 to update the branching condition is executed.例文帳に追加

分岐条件を更新する比較算術レジスタ１１の更新命令が実行される毎に分岐条件の変化の有無を確認する。 - 特許庁

When the branching occurs, the branching is carried out at a high speed by means of the instruction and the address which are stored in the register 50.例文帳に追加

分岐が発生したときには、分岐先レジスタ５０に格納されている命令とアドレスを用いることによって、高速に分岐を行う。 - 特許庁

In the ICE or a host computer connected to the ICE, by calculating a branching origin address from a prior branching destination address and a number of executed times of instructions from the prior branching execution and onward in response to the branch instruction flag, an address (the branching origin address) of the branch instruction can be determined.例文帳に追加

ＩＣＥまたはそれに接続されたホストコンピュータでは、上記分岐命令フラグに応答して、前回の分岐先アドレスと前回分岐実行以降の命令実行数とから分岐元アドレスを演算することで、分岐命令のアドレス（分岐元アドレス）を求めることができる。 - 特許庁

A prefetch control circuit (104), when branching is performed by the branch instruction, fetches the branch destination instruction into the prefetch buffer; and when branching is not performed, ignores the branch destination instruction.例文帳に追加

プリフェッチ制御回路（１０４）は、分岐命令により分岐した場合に分岐先命令をプリフェッチバッファに取り込み、分岐しなかった場合は無視する。 - 特許庁

In the case where an instruction to execute is a backward condition branching instruction in executing a byte code by the interpreter, whether the condition branching instruction is the back edge of a loop or not is judge S2.例文帳に追加

インタープリタによるバイトコード実行時に、実行する命令が後方への条件分岐命令である場合、当該条件分岐命令がループのバックエッジであるか判断する。 - 特許庁

When the branching instruction of event wait is detected, a decoder 110 asserts a signal DNO-PRD.例文帳に追加

デコーダ１１０は、事象待ちの分岐命令を検出すると、信号ＤＮＯ ＰＲＤをアサートする。 - 特許庁

A conditional branching discrimination part 1 for judging that an instruction read from an external memory or a cache memory is a conditional branching instruction for program debugging is provided inside this data processor, and in the case that the decided result is the conditional branching instruction, a conditional branching instruction detection result signal for generating a cache memory error is reported to the built-in cache memory 3.例文帳に追加

データ処理装置内にプログラムデバッグ用として、外部メモリまたはキャッシュメモリから読み込まれた命令が条件分岐命令であることを判定する条件分岐判別部１を持たせ、その判定結果が条件分岐命令であった場合には、内蔵しているキャッシュメモリ３に対してキャッシュメモリミスを発生させるための条件分岐命令検出結果信号を通知する。 - 特許庁

In the case of interruption/indirect branching instruction, a code showing that instruction and branch destination and branch source addresses are written in the trace memory 12.例文帳に追加

割込み・間接分岐命令の場合には、その命令を示す符号と分岐先及び分岐元アドレスをトレースメモリ１２に書込む。 - 特許庁

The data processor suppresses lowering of the performance to be generated due to useless instruction fetch, decode, resource competition and standby for establishment of the branching by performing prior execution of instructions in both directions of the establishment and the failure of the branching when no clear deviation exists in the branching direction and performing the prior execution of an instruction only in the branching predicting direction when the clear deviation exists in the branching direction.例文帳に追加

分岐方向に明確な偏りが存在しない場合、データ処理装置は分岐成立、分岐不成立の両方向の命令先行実行を行い、分岐方向に明確な偏りが存在する場合には分岐予測方向のみの命令先行実行を行うことで、無駄な命令フェッチ、デコードや、リソース競合, 分岐確定待ちから生じる性能低下を抑える。 - 特許庁

The instruction word length of the branching instruction including the instruction processed as the operand is outputted to a program counter 8, the address of the program counter 8 is updated and a queue buffer 2 is not flashed at the branching instruction (BJMP).例文帳に追加

前記オペランドとして処理した命令を含む当該分岐命令の命令語長をプログラムカウンタ８に出力してプログラムカウンタ８のアドレスを更新させるとともに、この分岐命令（ＢＪＭＰ）のときはキューバッファ２のフラッシュを行わない。 - 特許庁

Thus, in this method, the distance between the branching instruction 'jmp label' and the reference label 'label' becomes smaller and the branching instruction 'jmp label' is converted into a shorter code as shown in (b).例文帳に追加

そのため、本発明では、（ｂ）に示されるように、分岐命令“jmp label” と参照ラベル“label” との距離が小さくなり、分岐命令“jmp label” はより短いコードに変換される。 - 特許庁

Thus, in the conventional method, distance between the branching instruction 'jmp label' and a reference label 'label' becomes large and the branching instruction 'jmp label' is converted into a long code as shown in (a).例文帳に追加

そのため、従来の方法では、（ａ）に示されるように、分岐命令“jmp label” と参照ラベル“label” との距離が大きくなってしまい、分岐命令“jmp label” はロングコードに変換されてしまう。 - 特許庁

An instruction selecting part 113 selects either of an instruction code and a condition branching destination instruction code held in a first fetch part 111 and a second fetch part 112 to output a selected code as a selecting instruction code.例文帳に追加

命令選択部１１３は、第１及び第２のフェッチ部１１１、１１２に保持されている命令コード及び条件分岐先命令コードのいずれかを選択して選択命令コードとして出力する。 - 特許庁

When instruction decoders 409a-409c decode a branching instruction, high-order 29 bits of a PC relative value contained in this branching instruction are sent to a host PC computing element 411 and low-order 3 bits of the PC relative value are sent to a slave PC computing element 405.例文帳に追加

命令デコーダ４０９ａ〜４０９ｃが分岐命令をデコードすると、当該該分岐命令に含まれるＰＣ相対値の上位２９ビットが上位ＰＣ演算器４１１に送られ、ＰＣ相対値の下位３ビットが下位ＰＣ演算器４０５に送られる。 - 特許庁

The means 2 branched from the means 1 in processing in one process or thread rewrites the instruction to an instruction stopping in the executed state and rewrites the instruction rewritten from the branching instruction is rewritten to a prescribed instruction.例文帳に追加

１つのプロセス又はスレッドにおける処理において命令実行手段１から分岐された書き換え手段２が、分岐命令を他のプロセス又はスレッドがその命令を実行した状態で留まる命令に書き換え、この状態で前記分岐命令から書き換えられた命令を所定の命令に書き換える。 - 特許庁

An address control/write mask control part 7 performs control so as to sequentially execute instructions following a branch instruction without performing branch control if addresses from the branch instruction to a branch destination instruction are within a prescribed value when an instruction code is a branch instruction and also when it is determined that branching is performed.例文帳に追加

アドレス制御／書き込みマスク制御部７は、命令コードが分岐命令であり、かつ分岐すると判定した場合に、当該分岐命令から分岐先命令までのアドレスが所定値以内であれば、分岐制御を行なわずに分岐命令に続く命令を順次実行するよう制御する。 - 特許庁

The CPU 1 executes the instruction code at the head of the transferred branching instruction and executes the instruction of the program without generating a stand-by state by performing an instruction pre-fetch processing to read the instruction code to be continuously executed from the main storage device 40.例文帳に追加

ＣＰＵ（１）は、転送された分岐命令の先頭の命令コードを実行するとともに、続いて実行する命令コードを主記憶装置（４０）から読み込む命令プリフェッチ処理をすることにより、待ち状態を作ることなくプログラムの命令を実行する。 - 特許庁

An instruction executing part 114 executes an instruction of the selecting instruction code to generate an execution result, and allows the second fetch part 112 to hold the condition branching destination instruction code stored in a second instruction code RAM 130 based on the execution result.例文帳に追加

命令実行部１１４は、前記選択命令コードの命令を実行して実行結果を生成し、かつ、前記実行結果に基づいて第２の命令コードＲＡＭ１３０に記憶されている前記条件分岐先命令コードを第２のフェッチ部１１２に保持させる。 - 特許庁

When a conditional branch instruction is detected, an instruction prefetching control part 24, based on its branching frequency, decides whether prefetching the instruction is halted, in accordance with the control flag set on a prefetching control register 25 in advance.例文帳に追加

先読み制御部２４は、条件分岐命令が検出される場合に、その分岐発生頻度に基づいて先読み制御レジスタ２５に予め設定された制御フラグに従って、命令の先読みを停止させるか否かを判断する。 - 特許庁

Consequently, by using an instruction with skip function instead of a conditioned branch instruction, establishment of a branching condition by the execution result of the conditioned branch instruction can be performed without stoppage of pipeline processing.例文帳に追加

このように、条件付き分岐命令を使用する代わりに、スキップ機能付き命令を使用することにより、条件付き分岐命令が実行された結果で分岐条件が成立するまでパイプライン処理を停止させるようなことがなくなる。 - 特許庁

When a data conversion signal is "0," a data conversion part 130 outputs to a data bus B102 instruction code of an instruction branching to an area of a relative address of 0 output from a branch instruction storage part 160.例文帳に追加

データ変換信号が“０”の場合、データ変換部１３０は、分岐命令格納部１６０から出力される相対アドレスが０である領域に分岐する命令の命令コードをデータバスＢ１０２に出力する。 - 特許庁

To enhance performance of a super scholar processor by introducing reliability in branching prediction and controlling execution of an instruction in consideration of not only a branching prediction result but its reliability.例文帳に追加

分岐予測に信頼度を導入し、分岐予測結果だけでなくその信頼度も考慮して命令の実行を制御することにより、スーパースカラプロセッサの性能を向上させる。 - 特許庁

In the case of optimizing the target program 12, the compiler 20 gathers address update and memory access to be executed with condition branching interposed into an instruction in one step to be executed before the condition branching.例文帳に追加

その最適化において、コンパイラ２０は、条件分岐を挟んで実行されるアドレス更新とメモリアクセスを、条件分岐の前に実行される１ステップの命令にまとめる。 - 特許庁

A processor using an exception dealing circuit regarding program branching operation composed of individual branch control and a branch instruction is disclosed.例文帳に追加

別個の分岐制御と分岐命令とから成るプログラム分岐操作に関わる例外処置回路を利用するプロセッサが開示される。 - 特許庁

To provide a method of optimizing a branching instruction capable of further optimizing the size of the entire program in comparison with the conventional method and to provide its recording medium.例文帳に追加

プログラム全体のサイズを従来よりも更に最適化できる分岐命令の最適化方法およびその記録媒体を提供すること。 - 特許庁

To provide a program change function, with which an unwanted branching instruction or interrupt processing is not accompanied, as a microprocessor.例文帳に追加

マイクロプロセッサとして、不要な分岐命令や割り込み処理を伴わないプログラム変更機能を実現する。 - 特許庁

Switching between execution of the 16-bit instructions and execution of the 32-bit instructions is achieved by a branching instruction to use a position of the least significant bit of a target branching address to discriminate which of the 16-bit instructions or the 32-bit instructions a target instruction is.例文帳に追加

１６ビット命令実行と３２ビット命令実行との間のスイッチングは目標命令が１６ビット命令または３２ビット命令のどちらであるかを識別するために分岐の目標アドレスの最下位ビット位置を用いる分岐命令によって達成される。 - 特許庁

When there is a branching instruction in a debugging target program 4 stored in a nearby memory 3 pointed by a program counter 23, a branching instruction analytisis part 135 detects whether branching is to be performed by executing simulation from the read values of a register 21, a status 22 and a program counter 23 and instructs display to a display part 12.例文帳に追加

分岐命令解析部１３５は、プログラムカウンタ２３が指す近傍のメモリ３内に格納されているデバッグ対象プログラム４内に分岐命令がある場合は、読み出したレジスタ２１、ステータス２２、プログラムカウンタ２３の値からシミュレーションを行い分岐するか、しないかを検出し、表示部１２に対して表示の指示をおこなう。 - 特許庁

This microcomputer with built-in memory and connectable with the external memory as well is provided with a specified area branching instruction JM to be branched only to a specified area 12 of a memory space 10, which one instruction and minimum instruction length as an instruction.例文帳に追加

メモリを内蔵すると共に、外部メモリとも接続可能なマイコンは、命令として、メモリ空間１０の特定領域１２へのみ分岐可能であると共に、１命令で且つ最小命令長である特定領域分岐命令ＪＭを有する。 - 特許庁

The instruction control method using a delay instruction for branching is so constituted as to store a plurality of delay instructions in a storage device in order along with information which shows whether a branch instruction corresponding to the delay instruction is predicted to be branched or non-branched.例文帳に追加

分岐のための遅延命令を用いる命令制御方法において、複数の遅延命令を、遅延命令に対応する分岐命令が分岐成立と予測されたか分岐不成立と予測されたかを示す情報と共に順次記憶装置に格納するように構成する。 - 特許庁

To reduce a program memory size and the number of execution clocks by making a condition branching instruction in a program and a return instruction from a subroutine unnecessary.例文帳に追加

プログラム中における条件分岐命令やサブルーチンからの復帰命令を不要にしてプログラムメモリサイズや実行クロック数を少なくする。 - 特許庁

Furthermore, efficiency of management of the instruction and the branching prediction information is enhanced by integrating the low level prediction cache with a low level instruction cache and controlling them under common management mechanism.例文帳に追加

さらに、本発明は、上記低レベル予測キャッシュを低レベル命令キャッシュと統合して、共通管理機構の下で制御することによって、命令および分岐予測情報管理の効率を一層向上させる。 - 特許庁

To avoid delay of an operation clock by avoiding a state that an instruction which is not used at present is fetched to waste processing time while a branching instruction is executed.例文帳に追加

分岐命令を実行している間、処理時間を浪費する、現在使用されていない命令をフェッチしている状況を回避し、動作クロックの遅延を回避する。 - 特許庁

Next, when an instruction in the subject code (10) using a flag status for making a decision such as branching or jump is encountered, the flag status is solved from the recorded instruction parameter.例文帳に追加

次に、分岐または飛び越しのような、判断を下すためにフラグ状態を用いるサブジェクトコード（１０）内の命令に遭遇すると、フラグ状態は記録された命令パラメータから解明される。 - 特許庁

The instruction set further includes flow control instructions enabling repetitive execution of a single instruction, repetitive execution of a block comprising a plurality of instructions or branching within a program.例文帳に追加

命令セットは、単一命令の繰り返し実行、複数の命令からなるブロックの繰り返し実行、又はプログラム内の分岐を可能とする流れ制御命令を包含している。 - 特許庁

The malfunction to a specified instruction and control is prevented even when runaway of the program due to an abnormality of a PC and erroneous fetching of an instruction code, etc., is generated by invalidating execution of specified instruction and control unless the program is processed via the right branching path.例文帳に追加

正しい分岐パスを経由しない限り特定の命令実行や制御を無効化することで、ＰＣの異常や命令コードのフェッチミスなどに起因するプログラムの暴走が発生した場合でも、指定した命令や制御に対する誤動作を防ぐことができる。 - 特許庁