「"branching instruction"」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

When no branching instruction is registered in the memory 20 for instruction, the high-speed access control part 2 registers the instruction codes for four words from the head of the detected branching instruction in the memory (20) for instruction.例文帳に追加

命令用メモリ（２０）に分岐命令が登録されていない場合は、高速アクセス制御部（２）は、検出した分岐命令の先頭から４ワード分の命令コードを命令用メモリ（２０）へ登録する。 - 特許庁

A 32-bit branching preparation instruction and the branching instruction are coupled so as to execute a 16-bit branching instruction coupled with a 16-bit delayed slot instruction.例文帳に追加

３２ビットの分岐準備命令及び分岐命令は１６ビット遅延スロット命令に結合された１６ビット分岐命令を実行するように結合される。 - 特許庁

Thus, in this method, the distance between the branching instruction 'jmp label' and the reference label 'label' becomes smaller and the branching instruction 'jmp label' is converted into a shorter code as shown in (b).例文帳に追加

そのため、本発明では、（ｂ）に示されるように、分岐命令“jmp label” と参照ラベル“label” との距離が小さくなり、分岐命令“jmp label” はより短いコードに変換される。 - 特許庁

Thus, in the conventional method, distance between the branching instruction 'jmp label' and a reference label 'label' becomes large and the branching instruction 'jmp label' is converted into a long code as shown in (a).例文帳に追加

そのため、従来の方法では、（ａ）に示されるように、分岐命令“jmp label” と参照ラベル“label” との距離が大きくなってしまい、分岐命令“jmp label” はロングコードに変換されてしまう。 - 特許庁

In the case where an instruction to execute is a backward condition branching instruction in executing a byte code by the interpreter, whether the condition branching instruction is the back edge of a loop or not is judge S2.例文帳に追加

インタープリタによるバイトコード実行時に、実行する命令が後方への条件分岐命令である場合、当該条件分岐命令がループのバックエッジであるか判断する。 - 特許庁

A conditional branching discrimination part 1 for judging that an instruction read from an external memory or a cache memory is a conditional branching instruction for program debugging is provided inside this data processor, and in the case that the decided result is the conditional branching instruction, a conditional branching instruction detection result signal for generating a cache memory error is reported to the built-in cache memory 3.例文帳に追加

データ処理装置内にプログラムデバッグ用として、外部メモリまたはキャッシュメモリから読み込まれた命令が条件分岐命令であることを判定する条件分岐判別部１を持たせ、その判定結果が条件分岐命令であった場合には、内蔵しているキャッシュメモリ３に対してキャッシュメモリミスを発生させるための条件分岐命令検出結果信号を通知する。 - 特許庁

To provide a method of optimizing a branching instruction capable of further optimizing the size of the entire program in comparison with the conventional method and to provide its recording medium.例文帳に追加

プログラム全体のサイズを従来よりも更に最適化できる分岐命令の最適化方法およびその記録媒体を提供すること。 - 特許庁

The branching condition of the condition branching instruction executed in the past is recorded in a branching information RAM 15 as branching information.例文帳に追加

過去に実行された条件分岐命令の分岐条件を分岐情報として分岐情報ＲＡＭ１５に記録する。 - 特許庁

The 32-bit instruction setting architecture includes a 'branching preparation' instruction capable of setting a target address to a branching instruction before branching.例文帳に追加

３２ビットの命令設定アーキテクチャは、分岐より前に分岐命令に対する目標アドレスを設定できる“分岐準備”命令を含んでいる。 - 特許庁

To provide a program change function, with which an unwanted branching instruction or interrupt processing is not accompanied, as a microprocessor.例文帳に追加

マイクロプロセッサとして、不要な分岐命令や割り込み処理を伴わないプログラム変更機能を実現する。 - 特許庁

In the case of interruption/indirect branching instruction, a code showing that instruction and branch destination and branch source addresses are written in the trace memory 12.例文帳に追加

割込み・間接分岐命令の場合には、その命令を示す符号と分岐先及び分岐元アドレスをトレースメモリ１２に書込む。 - 特許庁

The instruction word length of the branching instruction including the instruction processed as the operand is outputted to a program counter 8, the address of the program counter 8 is updated and a queue buffer 2 is not flashed at the branching instruction (BJMP).例文帳に追加

前記オペランドとして処理した命令を含む当該分岐命令の命令語長をプログラムカウンタ８に出力してプログラムカウンタ８のアドレスを更新させるとともに、この分岐命令（ＢＪＭＰ）のときはキューバッファ２のフラッシュを行わない。 - 特許庁

When instruction decoders 409a-409c decode a branching instruction, high-order 29 bits of a PC relative value contained in this branching instruction are sent to a host PC computing element 411 and low-order 3 bits of the PC relative value are sent to a slave PC computing element 405.例文帳に追加

命令デコーダ４０９ａ〜４０９ｃが分岐命令をデコードすると、当該該分岐命令に含まれるＰＣ相対値の上位２９ビットが上位ＰＣ演算器４１１に送られ、ＰＣ相対値の下位３ビットが下位ＰＣ演算器４０５に送られる。 - 特許庁

To provide a compiler device for generating an object program for, when the condition determination processing of a condition branching instruction and each instruction after branching depends on a global variable, preventing any malfunction from occurring even when the condition determination processing of the condition branching instruction and each instruction after branching are processed in parallel.例文帳に追加

条件分岐命令の条件判定処理と、分岐後の各命令がグローバル変数に依存している場合に、条件分岐命令の条件判定処理と、分岐後の各命令が並列処理されても誤動作しないオブジェクトプログラムを生成するコンパイラ装置を提供する。 - 特許庁

When there is a branching instruction in a debugging target program 4 stored in a nearby memory 3 pointed by a program counter 23, a branching instruction analytisis part 135 detects whether branching is to be performed by executing simulation from the read values of a register 21, a status 22 and a program counter 23 and instructs display to a display part 12.例文帳に追加

分岐命令解析部１３５は、プログラムカウンタ２３が指す近傍のメモリ３内に格納されているデバッグ対象プログラム４内に分岐命令がある場合は、読み出したレジスタ２１、ステータス２２、プログラムカウンタ２３の値からシミュレーションを行い分岐するか、しないかを検出し、表示部１２に対して表示の指示をおこなう。 - 特許庁

To make delay for the conventional system when a branching instruction is executed better in a central processor and a central processing system in an address first out system with a preceding fetch function.例文帳に追加

先行フェッチ機能を具えたアドレス先出し方式の中央処理装置および中央処理システムにおいて、分岐命令を実行する際の、従来方式に対する遅れを改善すること。 - 特許庁

To reduce a program memory size and the number of execution clocks by making a condition branching instruction in a program and a return instruction from a subroutine unnecessary.例文帳に追加

プログラム中における条件分岐命令やサブルーチンからの復帰命令を不要にしてプログラムメモリサイズや実行クロック数を少なくする。 - 特許庁

To avoid delay of an operation clock by avoiding a state that an instruction which is not used at present is fetched to waste processing time while a branching instruction is executed.例文帳に追加

分岐命令を実行している間、処理時間を浪費する、現在使用されていない命令をフェッチしている状況を回避し、動作クロックの遅延を回避する。 - 特許庁

To solve the problem where efficiency in work for finding out an original target bug is poor, since thinking is disturbed for each condition branching instruction even though a program code is followed from a processing procedure or algorithm for removing the bugs out of a program.例文帳に追加

プログラムのバグを取るために処理手順やアルゴリズムなどからプログラムコードを追っていくが、条件分岐命令のたびに思考を中断されるので、本来の目的であるバグを見つける作業の効率が悪い。 - 特許庁

A measuring object program control function part 11 executes a program, generated interruption for each branching instruction, performs the preparation/output of trace record and prepares a file 13.例文帳に追加

測定対象プログラム制御機能部１１は、プログラムを実行し、分岐命令毎に割り込みを発生させ、トレースレコードの作成・出力を行わせ、ファイル１３を作成する。 - 特許庁

A copy processing routine using an unconditional branching instruction code to unconditionally jump to the head of a copy processing without having a loop counter is mounted from an address next to the last address of an area at a copying destination without having a loop counter.例文帳に追加

ループカウンタを持たず、コピー処理の先頭に無条件でジャンプする無条件分岐命令コードを使用したコピー処理ルーチンを、コピー先領域の最終アドレスの次のアドレスから実装する。 - 特許庁

When no change exists in the branching condition, a program fetch counter 8 and a queue pointer 18 are controlled, an instruction code at branching destination is fetched next to the branching instruction.例文帳に追加

分岐条件に変化がない場合は、プログラムフェッチカウンタ８とキューポインタ１８を制御し、分岐先の命令コードを分岐命令の次にフェッチする。 - 特許庁

To provide an arithmetic processing unit and method which can use a memory device of a single port having a transfer speed equivalent to that of the arithmetic processing unit and can reduce a cycle invalidated at the time of execution of a condition branching instruction.例文帳に追加

演算処理装置と同等の転送速度を持つシングルポートのメモリ装置を用いることができ、また、条件分岐命令実行時に無効となるサイクルを削減することができる演算処理装置及び方法を提供すること。 - 特許庁

To provide an inspection device and an inspection method of a semiconductor test program for automatically conducting inspection of plural conditional branches of a conditional branching instruction in the inspection of the semiconductor test program.例文帳に追加

半導体試験プログラムの検査において、条件分岐命令の複数の条件分岐の検査を自動で行う半導体試験プログラムの検査装置及び検査方法の提供。 - 特許庁

The means 2 branched from the means 1 in processing in one process or thread rewrites the instruction to an instruction stopping in the executed state and rewrites the instruction rewritten from the branching instruction is rewritten to a prescribed instruction.例文帳に追加

１つのプロセス又はスレッドにおける処理において命令実行手段１から分岐された書き換え手段２が、分岐命令を他のプロセス又はスレッドがその命令を実行した状態で留まる命令に書き換え、この状態で前記分岐命令から書き換えられた命令を所定の命令に書き換える。 - 特許庁

This microcomputer with built-in memory and connectable with the external memory as well is provided with a specified area branching instruction JM to be branched only to a specified area 12 of a memory space 10, which one instruction and minimum instruction length as an instruction.例文帳に追加

メモリを内蔵すると共に、外部メモリとも接続可能なマイコンは、命令として、メモリ空間１０の特定領域１２へのみ分岐可能であると共に、１命令で且つ最小命令長である特定領域分岐命令ＪＭを有する。 - 特許庁

On the side of the cache memory 3, by preparing a comparator circuit so as to be the cache memory error from the previous reported result, the state of generating the cache memory error is formed when the instruction read at the time of program debugging is the conditional branching instruction.例文帳に追加

キャッシュメモリ３側では先の通知結果からキャッシュメモリミスになるように比較回路を作っておくことで、プログラムデバッグ時において読み込まれた命令が条件分岐命令の際には、キャッシュメモリミスを発生させる状態を作る。 - 特許庁

The CPU 1 executes the instruction code at the head of the transferred branching instruction and executes the instruction of the program without generating a stand-by state by performing an instruction pre-fetch processing to read the instruction code to be continuously executed from the main storage device 40.例文帳に追加

ＣＰＵ（１）は、転送された分岐命令の先頭の命令コードを実行するとともに、続いて実行する命令コードを主記憶装置（４０）から読み込む命令プリフェッチ処理をすることにより、待ち状態を作ることなくプログラムの命令を実行する。 - 特許庁

To shorten access time with instruction fetch to a main memory in condition branching instruction execution time without providing a complicated branch predicting mechanism in a CPU.例文帳に追加

本発明は、ＣＰＵに複雑な分岐予測機構を設けることなく条件分岐命令実行時間のメインメモリに対する命令フェッチに伴うアクセス時間の短縮を図るマイクロコンピュータおよびキャッシュ制御方法を提供することを課題とする。 - 特許庁

Switching between execution of the 16-bit instructions and execution of the 32-bit instructions is achieved by a branching instruction to use a position of the least significant bit of a target branching address to discriminate which of the 16-bit instructions or the 32-bit instructions a target instruction is.例文帳に追加

１６ビット命令実行と３２ビット命令実行との間のスイッチングは目標命令が１６ビット命令または３２ビット命令のどちらであるかを識別するために分岐の目標アドレスの最下位ビット位置を用いる分岐命令によって達成される。 - 特許庁

The optimization execution part 12 of a compiler 1 generates a second intermediate language program 15 for which plural comparison branching blocks included in a first intermediate language program 14 converted from a source program 1 are merged into one comparison branching instruction block.例文帳に追加

コンパイラ１の最適化実行部１２は、原始プログラム１から変換された第１中間言語プログラム１４に含まれる複数の比較分岐ブロックを、１つの比較分岐命令ブロックに融合した第２中間言語プログラム１５を生成する。 - 特許庁

The total code size to provide the same effect by inserting a NOP field including values equivalent to the number of NOP instructions into each instruction for which stand-by time is required until use of a result of the instruction such as a load instruction and a branching instruction instead of the conventionally inserted NOP instruction is possible.例文帳に追加

ロード命令や分岐命令の様にその命令の結果が利用出来るようになるまでに待ち時間が必要な命令に対して、従来挿入されているＮＯＰ命令の代わりに、このＮＯＰ命令の数に等しい値を含むＮＯＰフィールドをそれぞれの命令の中に挿入することで、同一効果をもたらす総コードサイズを削減する。 - 特許庁

Also, in the case of executing the instruction other than the branching instruction or in the case that the branching is not established, '0' is outputted to the branching establishing signals 200.例文帳に追加

本発明は、複数の命令からなる命令群を読み出し単位とし、記憶装置より読み出した命令群をバスを用いてプロセッサに転送する転送ステップと、プロセッサでの命令実行により分岐が成立したことを検出する分岐検出ステップと、転送ステップにより転送する命令群に分岐先命令を含むことが分岐検出ステップにより判明した場合は転送ステップにおいてバスの分岐先命令とこの分岐先命令以降に実行される命令とに対応する部分のみ選択的に動作させるバス制御ステップとを備え、バスの消費する電力を低減する。 - 特許庁